

대기전력저감 및 정확한 출력전압 제어가 가능한 Secondary Side Regulator

김수산, 허태원*, 최흥균*, 김희욱*, 한상규†
국민대학교 POESLA, 삼성전기

Secondary Side Regulator for reduced standby power and accurated output voltage regulator control

Soo San Kim, Tae Won Heo*, Heung kyun Choi*, Hugh Kim*, Sang Kyoo Han.†
Power Electronic System Laboratory, Kookmin University, Samsung Electro-mechanics.

ABSTRACT

본 논문은 대기전력저감 및 정확한 출력전압 제어가 가능한 새로운 방식의 SSR(Secondary Side Regulator) 회로를 제안한다. 제안방식은 기존의 1차 측 IC를 2차 측으로 옮김으로써 기존의 SSR의 장점인 정확한 출력전압의 제어가 가능하다는 점과 포토커플러 및 TL431을 사용하지 않는 방식이므로 대기전력저감 측면에 있어 유리한 장점을 갖는다. 또한 절연된 1차 측간 신호전송방법에 있어 사이즈가 작고 가격이 저렴한 CT(Current Transformer)를 사용하여 Pulse edge의 전달을 통해 제어를 한다. 제안회로의 타당성 검증을 위하여 이론적 해석과 10W 급 플라이백 컨버터의 실험결과를 통해 증명하였다.

1. 서론

최근 Adaptor에 대한 대기전력저감이 큰 이슈화가 되면서 대기전력저감을 위해 다양한 방법의 연구가 진행되고 있다.^[1] Adaptor는 소자수가 적고 크기가 작으며 낮은 전력에 유리한 강점을 가진 플라이백 컨버터를 주로 사용한다. 기존 SSR방식의 플라이백 컨버터는 포토커플러 및 TL431의 바이어스 전류로 인해 지속적인 전력소모가 있으므로 대기전력저감 측면에 단점이 있다. 그로인해 최근에는 PSR(Primary Side Regulation) 방식의 플라이백 컨버터를 사용한다. PSR방식은 포토커플러 및 TL431을 사용하지 않기 때문에 대기전력측면에서 유리하다. 하지만 보조권선을 통해 출력전압을 제어하기 때문에 정밀한 출력전압제어가 어려운 단점이 있다.^[2] 따라서 본 논문에서는 대기전력저감 및 정밀한 출력전압제어를 위한 새로운 방식의 SSR 회로를 제안한다.

2. 제안 SSR 회로

제안된 방식은 출력전압 제어를 위해 기존에 1차 측에 위치 하던 PWM IC를 2차 측으로 옮겼으며, 2차 측 IC의 구동 gate 신호를 PET(Pulse Edge Transmitter)단을 이용하여 2차 측 IC gate 구동신호를 1차 측으로 전달하고 1차 측에 위치한 PWM IC를 이용하여 MOSFET을 구동한다. 또한 2차 측 PWM IC에 전원을 공급하기 위한 초기구동 회로로써 1차 측에서 초기에만 pulse를 생성하는 SMB(Switch Mode Bleeder) 회로를 적용하였다.

2.1 SMB(Switch Mode Bleeder)

기존 방식은 1차 측 PWM IC를 기동시키기 위해 초기 기동




그림 1 제안방식의 회로도
Fig 1 Schematic of the proposed circuit




그림 2 SMB 회로 주요파형
Fig 2 Key waveform of the SMB circuit

시에 입력 측에 Bleeder 저항을 통해 IC의 Vcc를 공급해준다. 하지만 제안된 방식은 초기 기동 시 2차 측에 PWM IC가 위치하기 때문에 초기 구동을 위한 새로운 방법인 SMB회로가 필요하다. 따라서 그림 2와 같이 초기 기동 시 1차 측에서 V_{st}의 soft start 동작을 통해 2차 측으로 에너지를 전달하여 출력전압을 상승시킨다. 출력전압이 그림 2에 표시된 threshold 전압까지 올라가면 Q_{SMB}는 off 되는 동시에 2차 측 PWM IC를 통해 제어하게 된다. 한편 SMB 회로는 초기 기동 후 동작 안하기 때문에 정상동작 및 대기모드 시 별도의 소모 전력이 없다.

2.2 PET(Pulse Edge Transmitter)

제안 SSR 회로는 PWM IC가 2차 측에 위치하기 때문에 2차 측 IC에서 발생시킨 gate신호를 통해 1차 측 MOSFET을 구동하기 위한 gate신호 전달수단이 필요하다. 일반적으로 gate신호 전달을 위해서 PT(Pulse Transformer)를 사용하지만 1,2차 절연 규격을 만족시키기 위해서는 PT의 Size가 커지게 된다. 절연규격에 맞는 PT와 CT를 비교한 아래의 표 1에서 볼 수 있듯이 CT를 사용할 경우 PT보다 약 19.9배의




그림 3 Pulse Edge Transmitter
Fig 3 Schematic of the Pulse Edge Transmitter




그림 4 Pulse Edge Transmitter 주요파형
Fig 4 Key waveform of PET

표 1 PT와 CT의 크기 비교

Table 1 Size table of PT and CT

	PT	CT
가로(mm)	16.03	7.7
세로(mm)	15.89	6.8
높이(mm)	17.66	4.32
부피(mm ³)	4498	226

부피감소효과를 볼 수 있다. 한편 제안된 PET의 동작원리는 그림 3과 같이 2차 측에서 생성한 gate신호인 S_{Q2} 신호를 High pass filter를 통과하여 S_{edge} 신호를 얻을 수 있다. S_{edge} 신호가 CT를 통과하여 positive edge와 negative edge를 전송하게 되는데, positive edge 신호는 다이오드 D_2, D_4 를 통하여 S_S 신호로 출력이 되고, negative edge 신호는 다이오드 D_1, D_3 를 통하여 S_R 신호로 출력이 된다. 이후 두 신호 S_S, S_R 이 SR flipflop 입력으로 들어가 1차 측 gate신호인 S_{Q1} 신호를 출력하게 되며 S_{Q1} 신호는 2차 측 S_{Q2} 신호와 동일하게 복원되어 1차 측에서 MOSFET을 구동하는 전송방식이다. 따라서 본 논문에서 제안한 방식은 2차 측에서 직접 출력을 제어하기 위한 제어신호를 생성하여 1차 측으로 전달 후 구동하므로 정확한 출력전압제어가 가능한 장점이 있다.

3 제안 SSR 방식 실험결과

제안 SSR 방식을 적용하여 표 1의 specification을 갖는 10W 급 Adaptor 플라이백 컨버터를 제작하여 제안회로의 타당성을 검증하였다. 그림 5의 좌측 파형은 universal line 입력전압에 대해 1차 측 전류, 2차 측 전류, 출력전압 및 MOSFET의 Drain Source 양단 전압을 나타낸다. 파형에서 볼 수 있듯이 출력 전압 5V로 정전압 제어 되는 것을 확인할 수 있다. 그림 5의 우측 파형은 universal line 입력전압에서 2차 측에서 1차 측으로 넘겨주는 signal 전달 파형이다. 파형에서 볼 수 있듯이 2차 측 IC gate(S_{Q2})신호를 상승 하강 edge형태로 변환하여 1차 측으로 전달하여 pulse 형태로 $V_{gs}(S_{Q1})$ 신호가 복원되는 것을 확인할 수 있다. 한편 그림 6의 파형은 dynamic load 실험파형을 나타낸다. 파형에서 볼 수 있듯이 부하전류가 0A→2A때 300mV의 작은 overshoot를 가지며, 2A→0A일 때는 200mV의 작은 undershoot를 가지는 것을 알 수 있다.

표 2 10W 플라이백 아답터 실험 사양

Table 2 10W Adaptor flyback specification

입력 전압	universal line
출력 전압, 전류	5V/2A
Transformer 권선 비	51:3(1차:2차)
자화 인덕턴스	1mH
CT 권선 비	1:150




그림 5 Universal line 전압 일 때 주요 동작파형
Fig 5 Key waveforms in Universal line voltage




그림 6 출력전류변화에 따른 출력전압 파형
Fig 6 Waveform of dynamic load

4. 결론

본 논문은 대기전력저감 및 정확한 출력전압 제어가 가능한 새로운 방식의 SSR을 제안하였다. 제안방식은 기존의 1차 측 IC를 2차 측으로 옮김으로써 기존의 SSR의 장점인 정확한 출력전압의 제어가 가능하다는 점과 포토커플러 및 TL431을 사용하지 않기 때문에 대기전력저감 측면에 있어 유리한 장점을 갖는다. 또한 2차 측 gate신호를 1차 측으로 보냄에 있어 CT를 사용하기에 가격과 크기 면에서 유리하다. 제안회로의 타당성 검증을 위하여 이론적 해석과 10W 급 플라이백 컨버터의 실험결과를 통해 증명하였다. 제안방식은 모든 절연형 컨버터에 적용이 가능할 것으로 판단되며 널리 사용될 수 있을 것이라 사료된다.

본 연구는 미래창조과학부 및 정보통신산업진흥원의 대학ICT연구센터육성 지원사업의 연구 결과로 수행되었음 (NIPA 2014 H0301 14 1005)

참고 문헌

- [1] Lee, K. Y., and Y. S. Lai. "Novel circuit design for two stage AC/DC converter to meet standby power regulations." Power Electronics, IET 2.6 (2009): 625-634.
- [2] Vu, Tue T., Seamus O'Driscoll, and John V. Ringwood. "Primary side sensing for a flyback converter in both continuous and discontinuous conduction mode." Signals and Systems Conference (ISSC 2012), IET Irish. IET, 2012.