A Design of Hierarchical Tile-based Rasterizer Using The Improved Tiling Algorithm

타일링 속도를 개선한 계층 구조 타일 기반 Rasterizer 설계

The tile-based rendering technique which divides the screen area into tiles of a specific size and creates a 3D graphic model of one tile at a time is used to efficiently utilize limited resources in a 3D graphic pipeline. In this paper, the tiling speed of tile-based rendering was improved by reducing the count of calling lower-levels in the hierarchical tile-based rendering technique. The tiling speed of the proposed Rasterizer is 13.030ms which is 56% faster than 29.614ms of multi-sort tiling and 24% faster than 17.208ms of the conventional hierarchical tiling technique.

타일 기반 렌더링 기법은 화면의 영역을 특정한 사이즈의 타일로 분할하여 한 번에 하나의 타일씩 3D 그래픽 모델을 처리하는 방법으로 3D 그래픽 파이프라인에서 제한된 자원을 효율적으로 활용하기 위하여 사용된다. 본 논문에서는 계층 구조 타일 기반 렌더링 기법의 하위 계층 호출 빈도를 줄여 타일 기반 렌더링의 타일링 속도을 향상 시켰다. 제안하는 Rasterizer의 타일링 속도는 13.030ms로 멀티 소트 타일링의 29.614ms 보다 56%, 기존의 계층적 타일링 기법의 17.208ms 보다 24% 향상된 처리 속도를 가진다.