A Hardware Design of High Performance HEVC Multi-mode Transform

다중 모드를 지원하는 고성능 HEVC 변환 블록의 하드웨어 설계

변환 블록은 영상 압축에서 데이터를 공간적 영역에서 주파수 영역으로 변환해줌으로써 압축의 효율성을 높이는 역할을 수행한다. 본 논문에서는 고성능 HEVC를 위한 4개의 TU 모드($4{\times}4$, $8{\times}8$, $16{\times}16$, $32{\times}32$)를 지원하는 변환 블록 하드웨어 구조를 제안한다. 제안하는 변환 블록의 하드웨어 구조는 공통 연산기를 사용하여 각 TU 모드에 맞는 행렬 계수들 간의 연산을 수행한다. 또한 병렬적인 구조로 설계하여 $4{\times}4$, $8{\times}8$, $16{\times}16$, $32{\times}32$ 크기 TU 모드의 행렬 연산을 처리하는 사이클수가 35cycle로 동일하게 처리된다. TSMC 180nm CMOS 공정 라이브러리를 통해 합성한 결과 $4k(3840{\times}2160)@30Hz$의 영상을 기준으로 최대 동작주파수는 400MHz이고 총 게이트 수는 159k이며, 10-Gpels/cycle의 처리량을 갖는다.