Implementation Arbitrator for AXI-based Bus

AXI 프로토콜 기반의 버스를 위한 중재기 설계

최근 SoC의 발전으로 하나의 칩내에 많은 IP를 구현함으로써 IP간 통신을 위한 버스 시스템이 칩에 성능에 큰 요소가 되고 있다. 버스 시스템의 기존의 중계 방식으로 Fixed Priority, Round Robin, TDMA 방식 등이 있다. 하지만 기존의 중계 방식은 여러 문제점을 가지고 있다. 그중 Burst 기반의 버스에서 발생하는 문제로 하나의 우선순위가 낮은 마스터에서 중요한 데이터를 전송하는데 대기시간이 길어지는 것이 있다. 본 논문에서는 위의 문제점을 해결하기 위해 대기시간을 줄일 수 있는 매 클록마다 중계되는 중계 방식을 제안하고 이를 AXI 프로토콜 기반의 버스에 적용하여 구현하였다.