# Quasi Z-소스 인버터의 임피던스 네트워크 파라미터 설계방법

양종호*, 전태원*, 이홍희*, 김흥근**, 노의철***
울산대학교*, 경북대학교**, 부경대학교***

# Method for Designing Parameters of Impedance Network at Quasi Z-Source Inverter

J.H.Yang*, T.W.Chun*, H.H.Lee*, H.G.Kim**, E.C.Nho***
Ulsan University*, Kyungpook University**, Pukyoung University***

## ABSTRACT

This paper presents the method to design the inductor and capacitor value considering the ripple component that may be generated by three operating states of the Quasi Z source inverter at the impedance network. Based on the analysis of each operation mode, the equations of the capacitor voltage and inductor current are derived. In order to simplify the design processing, design equations of the impedance network are derived where the capacitor voltage and inductor current are lineared. The validity of the design method is verified with the simulation result using PSIM and experimental result using 32 bit DSP.

## 1. 서 론

Z-Source Inverter(ZSI)의 변형된 형태인 Quasi-Z-Source Inverter(QZSI)는 ZSI와 비슷한 특성을 가지면서 입력전압과 출력전압이 공통접지이고, 입력전류가 연속인 장점이 있다. 이러한 QZSI에서 임피던스 네트워크의 설계방법은 상당히 중요하다.[1]-[3]

본 논문에서는 QZSI의 3개의 동작모드에서 발생되는 리플을 고려하여 임피던스 네트워크를 설계하는 방법을 제시하였다. 각 동작모드별 등가회로 해석하여 커패시터 전압식과 인덕터 전류식을 유도하고, 임피던스 파라미터 설계식을 제시한다. PSIM을 이용한 시뮬레이션과 32비트 DSP를 사용한 실험을 통해 그 설계방법의 타당성을 검증한다.

## 2. 임피던스 네트워크의 동작특성

그림 1은 QZSI의 등가회로이다. QZSI의 동작모드는 활성 및 제로 상태모드, 암단락 모드 등 3개의 모드로 구성된다. 이 절에서는 각 동작모드별 등가회로를 해석하고 두 커패시터 전압과 인덕터 전류식을 유도한다.[3]




그림 1 QZSI의 등가회로
Fig 1 Equivalent circuit of QZSI

### 2.1 활성 및 제로 상태모드

그림 1은 QZSI의 등가회로이다. 활성상태 모드는 임피던스 네트워크 내의 다이오드가 도통되고, 인버터 입력전류 $i_i = I_i$로 일정하다고 가정한다. 이때의 커패시터 C1, C2의 전압식과 인덕터 L1, L2의 전류식은 다음과 같이 유도된다.

$$V_{C1} = V_{PV} + X_{1A}\sin(\omega_{1A}t + \theta_{1A}) \quad (1)$$

$$V_{C2} = X_{2A}\sin(\omega_{2A}t + \theta_{2A}) \quad (2)$$

$$i_{L1} = i_{C1} + I_i = I_i + X_{1A}\omega_{1A}C_1\cos(\omega_{1A}t + \theta_{1A}) \quad (3)$$

$$i_{L2} = i_{C2} + I_i = I_i + X_{2A}\omega_{2A}C_2\cos(\omega_{2A}t + \theta_{2A}) \quad (4)$$

여기서, $\omega_{1A} = \frac{1}{\sqrt{L_1C_1}}$, $\omega_{2A} = \frac{1}{\sqrt{L_2C_2}}$

$$X_{1A} = \sqrt{(V_{C1A}(0) - V_{PV})^2 + [(i_{L1A}(0) - I_i)/(C_1\omega_{1A})]^2} \quad (5)$$

$$X_{2A} = \sqrt{(V_{C2A}(0))^2 + [(i_{L2A}(0) - I_i)/(C_2\omega_{2A})]^2} \quad (6)$$

$$\theta_{1A} = \tan^{-1}[(V_{C1A}(0) - V_{PV})\omega_{1A}C_1/(i_{L1A}(0) - I_i)] \quad (7)$$

$$\theta_{2A} = \tan^{-1}[V_{C2A}(0)\omega_{2A}C_2/(i_{L2A}(0) - I_i)] \quad (8)$$

이고, $V_{PV}$는 입력 직류전압, $I_i$는 인버터 입력전류이다. 그리고 식(7)과 (8)에서, $i_{LA}(0) > I_i$이면, 위상각은 $0 < \theta_{1A,2A} < \pi/2$의 범위가 된다.

제로 상태모드는 활성 상태모드에서 유도된 식들에서 $I_i = 0$이 되었을 때 동일한 식으로 유도되므로 제로상태 모드를 활성 상태 모드의 일부로 보고 모두 활성상태 모드라고 정의한다.

### 2.2 암단락 상태모드

암단락상태 모드는 임피던스 네트워크내의 다이오드가 오프되고, 인버터의 스위치가 암단락되어 $V_i = 0$이 된다. 이때의 커패시터 C1, C2의 전압식과 인덕터 L1, L2의 전류식은 다음과 같이 유도된다.

$$V_{C1} = X_{1S}\sin(\omega_{1S}t + \theta_{1S}) \quad (9)$$

$$i_{L2} = -i_{C1} = -X_{1S}\omega_{1S}C_1\cos(\omega_{1S}t + \theta_{1S}) \quad (10)$$

$$V_{C2} = -V_{PV} + X_{2S}\sin(\omega_{2S}t + \theta_{2S}) \quad (11)$$

$$i_{L1} = -i_{C2} = -X_{2S}\omega_{2S}C_2\cos(\omega_{2S}t + \theta_{2S}) \quad (12)$$

여기서, $\omega_{1S} = \frac{1}{\sqrt{L_2C_1}}$, $\omega_{2S} = \frac{1}{\sqrt{L_1C_2}}$,

$$X_{1S} = \sqrt{(V_{C1S}(0))^2 + [-i_{L2S}(0)/(C_1\omega_{1S})]^2} \quad (13)$$

$$X_{2S} = \sqrt{(V_{C2S}(0) + V_{PV})^2 + [-i_{L1S}(0)/(C_2\omega_{2S})]^2} \quad (14)$$

$$\theta_{1S} = \tan^{-1}[-V_{C1S}(0)\omega_{1S}C_1/i_{L2S}(0)] \quad (15)$$

$$\theta_{2S} = \tan^{-1}[-(V_{C2S}(0) + V_{PV})\omega_{2S}C_2/i_{L1S}(0)] \quad (16)$$

가 되고, 위상각은 $\pi/2 < \theta_{1S,2S} < \pi$ 의 범위가 된다.

### 2.3 임피던스 네트워크 파라미터 설계

한주기($T_S$)에서 암단락시간이 분할되지 않고 한번의 암단락이 있을 경우, 커패시터 전압 및 인덕터 전류 리플이 최대이다. 이때 비선형의 커패시터 전압과 인덕터 전류 파형을 선형화하면 그림 2와 같다.




(a) 커패시터 전압 (b) 인덕터 전류

그림 2 선형화된 QZSI의 커패시터 전압과 인덕터 전류파형

Fig 2 Linearized waveforms of capacitor voltage and inductor current of QZSI

그림 2에서 한주기($T_S$)동안 각 동작모드별 커패시터 평균전압 $\overline{V_C}$과 인덕터 평균전류 $\overline{I_L}$를 기준으로 커패시터 전압과 인덕터 전류의 변화량 $\Delta V_C$, $\Delta I_L$ 로부터 다음과 같이 유도된다.

$$C_1 = \frac{M_{sh} T_S I_i}{2R_v V_{PV}} \ , \quad C_2 = \frac{(1-M_{sh}) T_S I_i}{2R_v V_{PV}} \tag{19}$$

$$L_1 = L_2 = \frac{V_{PV} M_{sh} T_S}{2R_c I_i} \tag{20}$$

이때, $M_{sh}$($T_{Sh}/T_S$)는 암단락비이고, 평균 전압 및 전류에 대한 리플성분비 $R_v$와 $R_c$는 다음과 같이 정의한다.

$$R_v = \frac{V_C - \overline{V_C}}{\overline{V_C}} \ , \ R_c = \frac{I_L - \overline{I_L}}{\overline{I_L}}$$

이 커패시터 및 인덕터 용량은 허용 리플성분비만 결정되면 입력 직류전압 $V_{PV}$와 인버터 입력전류 $I_i$의 변화범위를 고려하여 결정할 수 있다.

## 3. 시뮬레이션 및 실험 결과

설계 파라미터를 $T_S$=200us, $M_{sh}$=0.2, $I_i$=10A, $V_{PV}$=100V, $R_{v1}$=0.00455, $R_{v2}$=0.085, $R_c$=0.1로 결정했을 경우, 설계식으로부터 C1=220uF, C2=47uF, L1=L2=1mH가 된다.



그림 5 3상 QZSI의 시뮬레이션 결과

Fig 5 Simulation result of QZSI

그림 5는 3상 QZSI를 PSIM으로 구성하여 두 커패시터 전압과 인덕터 전류를 나타낸 시뮬레이션 결과이다. 시뮬레이션 결과를 보면 리플성분비 $R_{v1}$=0.0048, $R_{v2}$=0.0931, $R_{c1}$=0.0998, $R_{c1}$=0.1009가 측정된다.

그림 6는 시뮬레이션과 같은 조건에서 32비트 DSP TMS320F28335를 사용하여 실험을 수행한 결과이다. 실험 결과는 리플성분비 $R_{v1}$=0.015, $R_{v2}$=0.1538, $R_{c1}$=0.1087, $R_{c1}$=0.1079가 측정된다.



그림 6 3상 QZSI의 실험 결과

Fig 6 Experiment result of QZSI

그림 7은 인버터 입력전류 Ii가 변할 때 식(19)와 식(20)을 통해 계산된 값과 시뮬레이션 결과와 실험 결과 측정된 리플성분비를 그래프로 비교한 것이다. 캐패시터 전압리플은 큰 차이를 보이지만, 인덕터 전류리플은 10%정도의 오차를 보인다.



(a) $R_{v1}$의 변화 (b) $R_{v2}$의 변화

(c) $R_{c1}$의 변화 (d) $R_{c2}$의 변화

그림 7. Ii의 변화에 대한 리플성분비의 변화

Fig 7 Change of ripple component rate according to change of $I_i$

## 4. 결 론

본 논문에서는 QZSI의 각 동작모드별 리플을 고려하여 임피던스 네트워크를 설계하기 위한 방법을 제시하였다. 각 동작모드별 해석을 통해 커패시터 전압식과 인덕터 전류식을 유도하고, 임피던스 네트워크의 두 커패시터와 인덕터의 파라미터 설계식을 유도하였다. 그리고 PSIM을 이용한 시뮬레이션과 32비트 DSP를 이용한 실험을 통하여 그 설계 방법의 타당성을 확인하였다. 앞으로 커패시터 전압리플에 대한 추가적인 연구가 필요하다.

이 논문은 2010년도 지식경제부의 재원으로 한국에너지기술평가원 (KETEP)의 지원을 받아 수행한 연구과제입니다. (No.2010T100100465)

## 참 고 문 헌

[1] Fang Zheng Peng, "Z Source Inverter", IEEE Trans. Ind. Applicat., vol. 39, no.2, pp.504 510 March/April 2003.

[2] S. Rajakaruna, and Y.R.L. Jayawickrama, "Designing Impedance Network of Z Source Inverters", IPEC 2005. pp.962 967, 2005.

[3] 양종호, 전태원, 이홍희, 김홍근, 노의철, "Quasi Z 소스 인버터의 임피던스 네트워크 설계방법", 전력전자학회 추계학술대회논문집, 2011년.11월, pp. 223 224.