Proceedings of the Korean Vacuum Society Conference (한국진공학회:학술대회논문집)
- 2012.08a
- /
- Pages.408-408
- /
- 2012
시뮬레이션을 통한 실리콘 나노선의 전기적 특성 연구
- Go, Jae-U ;
- Park, Seong-Ju ;
- Lee, Seon-Hong ;
- Baek, In-Bok ;
- Lee, Seong-Jae ;
-
Jang, Mun-Gyu
(ETRI)
- 고재우 (한양대학교, 물리학과) ;
- 박성주 (한양대학교, 물리학과) ;
- 이선홍 (한양대학교, 물리학과) ;
- 백인복 (한양대학교, 물리학과) ;
- 이성재 (한양대학교, 물리학과) ;
-
장문규
(한국전자통신연구원)
- Published : 2012.08.20
Abstract
반세기가 지나는 동안 우리는 반도체의 크기가 계속해서 작아지는 것을 경험해왔다. 반도체 디바이스들의 차원이 100 nm 이하로 작아지면서, 나노와이어나 나노튜브로 이루어진 나노 소자들은 필연적으로 양자효과[1] 같은 저차원효과가 나타나게 된다. 특히 1차원 반도체 구조에서는 전자상태 밀도의 변화에 수반되는 전자-포논의 상호작용이 감소되어 전자이동도가 증가할 것으로 예측되었고, 이러한 이동도의 증가는 그동안 나노와이어나 나노튜브의 전기 전도도 증가가 일어난 실험적 데이터를 설명하는 이론적 받침이 되었다[2]. 한편 일차원 반도체 구조 체에서는 채널의 저차원화에 따른 전기장의 불균일성이 심화되고 이로 인하여 벌크와 매우 다른 전기수송 특성이 나타날 수 있는데 이러한 점이 그동안 간과되어 왔다. 본 연구에서는 시뮬레이션을 통하여 양자효과를 배제한 정전기적인 저차원 효과만으로도 전기 전도도가 증가할 수 있음을 보이고자 한다. 우리는 푸아송 방정식과 표동-확산 방정식을 SILVACO사의 ATLAS 3D 시뮬레이터를 이용하여 풀었다. 이 시뮬레이션에 사용된 실리콘 나노와이어는 길이를