Acknowledgement
Supported by : 한국연구재단
소프트웨어 시스템의 신뢰성과 안정성을 보장하기 위해서는 시스템에 내재된 결함을 가능한 많이 줄이는 것이 중요하다. 이는 테스팅을 통해 수행할 수 있으며, 상태 다이어그램을 기반으로 한 테스팅 기법들이 많이 연구되고 있다. 이러한 연구들은 상태와 전이의 경로 커버리지에 초점을 두고, 메시지 시퀀스에 따른 테스트를 고려한다. 하지만 메시지 시퀀스에 따른 테스트 케이스는 모두 정상적인 환경의 테스트 데이터를 반영하고, 그에 따라 무효한 테스트에 취약성을 보인다. 따라서 본 논문에서는 부가적인 산출물을 최소화하고, 시스템의 예외처리를 강화하기 위해 가상의 비정상 전이와 상태를 추가하여 상태 다이어그램으로부터 무효한 테스트 케이스를 도출하는 방법을 제안한다.
Supported by : 한국연구재단