

Bridgeless Flyback PFC 컨버터

백종복, 신종원, 조보형
서울대학교 전기. 컴퓨터공학부

Bridgeless Flyback PFC Converter

Jongbok Baek, Jong-Won Shin and Bohyung Cho

School of Electrical Engineering and Computer Science Seoul National University

ABSTRACT

기존의 역률 보상 회로(PFC 회로)는 저전압 입력 시에 정류 다이오드의 도통손실 증가로 인해 효율 상승에 제약을 받는다. Bridgeless PFC 컨버터는 입력 측의 정류 다이오드 없이 능동 스위치가 정류 동작을 수행하도록 하여 더 높은 효율을 얻을 수 있다.

본 논문에서는 고효율을 위한 새로운 절연형 bridgeless PFC 컨버터를 제안한다. 제안한 회로는 입력단의 정류 다이오드를 제거함으로써 도통 손실을 줄여 효율 향상을 꾀하였다. 또한 변압기를 사용하여 입력측 전압 이득 설계를 자유롭게 하였으며, 2차 DC/DC 컨버터 설계 시 절연이 필요하지 않도록 하였다. 제안한 회로의 성능을 65W급 프로토타입 컨버터의 실험을 통해 검증하였다.

1. 서 론

환경문제와 경제성의 이유로 고효율의 전원 공급 장치에 대한 수요가 늘어나고 있다. 부스트 컨버터 기반의 PFC 회로는 상용 전원 입력에서 가장 널리 사용되는 방식으로, 효율과 PF 등의 성능 향상을 위한 연구가 많이 진행되어 왔다 [1]. 그러나 이 회로는 낮은 입력 전압에서 높은 도통 손실을 보이며, 강압형 절연형 컨버터가 출력 측에 직렬로 연결될 경우 전체 시스템의 효율이 감소하는 문제점이 있다. 최근 지속적인 스위칭 소자의 발달로 스위칭 손실은 많이 향상되었으나, 입력 측 정류 다이오드의 순방향 전압 강하로 인한 도통 손실은 아직 문제가 되고 있다. 이를 해결하기 위하여 정류 다이오드를 제거하고 능동스위치 하나로 정류 동작과 PWM 기능을 동시에 하는 Bridgeless PFC에 대한 연구가 활발히 진행되고 있다 [2].

본 연구에서는 단일 구조로 절연이 가능하며 정류 다이오드 제거로 효율을 향상시킨 새로운 형태의 Bridgeless PFC 컨버터를 제안하여 분석하고, 실험을 통해 타당성과 성능을 검증한다.

2. 제안한 Bridgeless 플라이백 PFC 컨버터

그림 1은 일반적으로 널리 사용되고 있는 플라이백 PFC 컨버터이다. 입력단 다음으로 전파 정류 다이오드(full bridge diode)가 연결되며 이에 직렬로 플라이백 컨버터가 연결되어 입력 전류와 출력 전압을 제어한다. 그림 2의 제안한 컨버터는 입력 전압의 반주기마다 교대로 동작하는 두 개의 플라이백 컨버터를 적용하였다. 입력 전압의 양의 반주기 동안 도통되는

등가 회로는 그림 3(a)와 같다. 이 때 컨버터는 변압기 T_1 , 능동스위치 S_1 , 다이오드 D_1 , 그리고 2차 측 출력 다이오드 D_{rec1} 으로 구성된다. 그림 3(b)는 입력 전압의 음의 반주기 동안 도통되는 등가 회로를 나타낸 것으로, 양의 반주기를 나타낸 그림 3(a)와 대칭적으로 동작함을 볼 수 있다. 스위치 S_1 및 S_2 는 동일한 PWM 신호로 구동한다.

PFC 회로의 스위치가 On 상태 시에 입력 전류가 통과하는 반도체 소자의 개수를 비교하면 다음과 같다: 그림 1의 기존 회로의 경우, 입력 전류는 순서적으로 두 개의 정류 다이오드를 통과하여 플라이백 컨버터의 1차 측에 전달된다. 반면 그림 2의 제안한 회로에서는 한 개의 정류 다이오드(양의 반주기일 경우 D_1 , 음의 반주기일 경우 D_2)만을 통과하기 때문에 도통 손실을 줄일 수 있다.




그림 1 기존 플라이백 AC-DC 컨버터
Fig. 1 Conventional flyback AC-DC converter






그림 2 제안한 Bridgeless 플라이백 AC-DC 컨버터
Fig. 2 Proposed Bridgeless flyback AC-DC converter



(a) Positive half cycle



(b) Negative half cycle

그림 3 라인 전압의 반주기 동안 회로의 등가 동작


Fig. 3 Equivalent operation during each half cycle of line voltage

제안한 회로가 기존 플라이백 AC-DC 컨버터보다 높은 효율을 갖기 위한 조건은 식 (1)과 같다.


$$V_{diode_drop} \cdot I_{in_avg} \geq I_{in_rms}^2 \cdot R_{ds_on} \quad (1)$$

3. 실험 결과

제안한 bridgeless PFC 회로를 검증하기 위해 프로토타입 회로를 제작하고 실험하였다. 제작된 회로의 제반 사항은 다음과 같다: 입력 전압 60Hz 100-240VAC, 출력전압 12VDC, 최대 출력 65W, 스위칭 주파수 100kHz이다. 불연속 전류 모드로 동작하도록 설계 되었으며 스위치 S1 및 S2로 MOSFET 소자인 17N80C3를, 출력 다이오드 Drec1 및 Drec2로 RURG3020C를 사용하였다. 그림 4는 제작된 회로의 정상 상태 동작 파형을 나타내고 있다. 채널 1은 입력 전류이며 채널2는 출력 전압, 채널 3,4는 S1 및 S2에 인가되는 드레인-소스 전압을 나타낸다. 입력 전류가 전압 위상을 잘 따라가고 있음을 확인할 수 있으며 반주기마다 교대로 각각의 플라이백 컨버터가 동작하고 있



(a)



(b)

그림 4 제안한 회로의 전압 전류 실험

Fig. 4 Measured voltage and current waveforms of the proposed circuit

음을 알 수 있다. 그림 4.(b)는 그림 4.(a)를 확대한 파형으로, 제안된 컨버터가 불연속 전류 모드로 동작함을 보인다.

4. 결론

본 논문에서는 플라이백을 기반으로 한 절연형 bridgeless PFC를 제안하였다. 이 컨버터는 기존 컨버터의 정류 다이오드를 없애고 스위치가 이를 대체함으로써 다이오드의 도통 손실을 줄였으며, 변압기를 적용하여 절연 구조 또한 획득하였다. 제안한 회로의 성능은 65W급 DCM PFC 프로토타입을 통해 검증하였다.

이 논문은 삼화양행의 연구비 지원에 의하여 연구되었음

참고 문헌

- [1] Jovanovic, M.M., Jang, Y. "State-of-the-art, single-phase, active power-factor-correction techniques for high-power applications - an overview ", Industrial Electronics, IEEE Transactions on, Vol.52, No. 3, pp.701-708, 2005.
- [2] Huber, L., Yungtaek Jang, Jovanovic, M.M., "Performance Evaluation of Bridgeless PFC Boost Rectifiers", Power Electronics, IEEE Transactions on, Vol.23, No. 3, pp.1381-1390, 2008