

누전전류 검출을 위한 고감도, 저전력 반도체 IC 개발

김일기, 이승요*

(주)컨트롤칩스, 대림대학 전기과*

Development of A Low Power Consuming Semiconductor IC Having High Sensitivity for Earth Leakage Current Detection

Il-Ki Kim, Seung-Yo Lee*

ControlChips Inc., Dept. of Electrical Engineering Daelim University College*

ABSTRACT

정부의 친환경, 에너지절감 정책에 따라 누전차단 기능을 갖는 반도체 IC에 있어서도 고감도의 성능을 가지면서도 전력 소모가 적은 IC의 개발이 요구 되고 있다. 본 논문에서는 산업용 누전차단기(Earth Leakage Circuit Breaker)에 사용되는 핵심 반도체로서 고감도이면서도 저전력 소모를 하는 누전전류 검출 IC의 개발을 수행한다.

1. 서론

전력 사용량이 많아지고 다양해짐에 따라 감전사고에 의한 재해가 국내에서도 연간 500명 규모로 발생하고 있고 사망률도 80여명으로 매우 높은 비율로 발생하고 있는 실정이다. 이미 해외 선진국들은 이를 반영한 전기설비 규격을 설정해오고 있으며, 미국의 경우에는 UL에서 누전 차단기의 누전차단전류를 5~7mA (ZCT 감지전압 6~7mVrms)로 규정하고 있고 일본의 경우도 15mA를 표준 규격으로 제정한 상태이다^[1]. 하지만 국내 인체보호용 누전차단기의 전기설비기술기준은 30mA이하 (동작시간 0.03초 이하)로 규정되어 그 누전전류 허용범위가 해외 선진국에 비하여 상당히 높은 상태이다. 만일 20mA의 누전전류가 발생할 경우 차단기는 작동하지 않지만 이는 인체에 치명적인 영향을 줄 수 있는 전류량이어서 선진수준의 고감도를 갖는 누전전류 검출 IC의 개발의 필요성이 대두되고 있다. 한편 고감도의 성능을 가지면서도 전력 소모의 크기가 적은 IC의 개발은 정부의 친환경, 에너지절감 정책에 따라 누전차단 기능을 갖는 반도체 IC의 개발에 있어서도 절실히 필요한 사항이다. 본 논문에서는 산업용 누전차단기(Earth Leakage Circuit Breaker)에 사용되는 핵심 반도체로서 저전력 소모를 하면서도 고감도를 갖는 누전전류 검출(ELD:Earth Leakage Detection)을 위한 반도체 IC의 개발을 수행한다.

2. IC 설계

2.1 IC 개발 Flow

본 논문에서 수행된 누전전류 검출을 위한 반도체 IC의 개발은 크게 IC 설계, 반도체 IC 샘플 제작/Test, 시스템 모듈 제작/평가의 단계로 구성된다. 그림 1은 반도체 IC의 설계 단계에서부터 Package 완제품이 나올 때까지의 반도체 IC의 개발 플로우를 보여준다.




그림 1 반도체 IC 개발 플로우

Fig. 1 Development flow for semiconductor IC

2.2 IC 블록 다이어그램

본 논문에서 제안하는 고감도, 저전력 누전전류 검출 IC는 누전차단기에 장착되어 누전전류를 감지함으로써 누전차단기를 동작시켜 주는 핵심 반도체이며 이의 구성은 아래 그림 2의 블록 다이어그램에 나타난 바와 같다. 그림에서와 같이 누전전류 검출 IC는 Voltage regulator, Amp, Latch 및 Bias 회로로 구성된다.




그림 2 IC 블록 다이어그램

Fig.2 Block diagram of the developed IC

2.3 Voltage Regulator

내장된 Voltage regulator는 AC Line에 110/220V가 인가되어도 Chip내의 동작전압(Vcc)이 항상 9V가 유지되도록 설계되어 있다.

2.4 Amp

그림 2의 블록 다이어그램에서 Amp는 누전전류를 검출하기 위한 ZCT(Zero phase Current Transformer)를 통해 검출된

전류를 감지하고 있으면서, 누설전류 발생시 분압기를 통해 IC의 1, 2번 핀에 입력되는 전압의 크기가 트립 전압(V_{trip}) 이상이 되면 트립 코일을 구동하여 AC 라인의 스위치를 오프시킴으로써 전원을 차단하기 위한 래치 동작 신호를 발생시킨다. 그림 3은 이러한 동작을 설명하는 IC 테스트 회로를 나타낸다.




그림 3 IC 테스트 회로
Fig.3 IC test circuit

2.5 Latch

Amp 입력이 트립전압 이상이 되면 래치(Latch) 입력에 연결되어 있는 Amp 출력은 래치의 출력이 High가 되도록 신호를 발생시킨다. 따라서 High로 출력을 발생시키고 있는 래치는 그림 3의 커패시터 C3를 충전시킴으로써 사이리스터(SCR)를 온(ON) 시키고 트립 코일을 구동하여 전원을 차단하도록 설계된다.

2.6 Layout

Layout 설계를 위해 반도체 설계 툴인 OPUS를 사용하였으며, ①패드의 위치와 각 기능의 위치를 잡아주는 Floor-planning, ②Layout 설계, ③DRC/LVS와 같은 Layout 검증 작업이 수행되었다. 0.9mm²의 chip size를 갖는 Layout 도면은 그림 4와 같다.




그림 4 IC 레이아웃
Fig.4 IC Layout

3. IC 시뮬레이션 및 테스트 결과

3.1 Trip Voltage 시뮬레이션 결과

칩의 입력단자 (Pin①, ②)에 연결된 ZCT의 AC 전류를 증가시켜 나가면 이에 해당하는 ZCT 감지 전류가 유지되어 이 감지된 ZCT 전류의 증가에 따라 누전차단기 IC에 인가되는 입력 전압이 증가하게 되고, 칩의 출력단자 (Pin⑦)가 래치의 동작으로 Low를 유지하다가 High가 되어 SCR을 ON시킴으로써 Trip을 발생시킨다. SPICE를 이용하여 simulation을 수행하였으며 그 결과는 그림 5에 나타난 바와 같고 그림으로부터 트립전압 최대 8.48mV 이므로 실효치 6mVrms가 얻어짐을 확인할 수 있다.




그림 5 트립 전압 시뮬레이션 결과
Fig.5 Simulation result for trip voltage

3.2 IC 테스트 결과

IC 테스트는 모듈 테스트용 지그(Jig)를 이용한 테스트와 Test 장비를 이용한 테스트가 이루어 졌으며, 두 가지 테스트에서 모두 같은 결과를 얻을 수 있었다. 그림 6은 모듈 테스트를 위한 실험회로를 표1은 모듈 테스트 결과를 나타내고 있다.




그림 6 모듈 테스트 회로 셋업
Fig.6 Module test circuit setup

표 1 테스트 결과
Table 1 Test results

Test Item	Unit	Test No.	SPEC			MC7101 Test Result Avg. Value
			min	typ	max	
I _{s1}	μA	1	-	400	530	413
Trip Volt(V _t)	mVrms	2	4.0	6.1	9.0	4.89
I _{td1}	μA	3	-12	-	-30	-14.5
I _{td2}	μA	4	17	-	37	32
I _o	μA	5	-100	-	-	-331
V _{scON}	V	6	0.7	-	1.4	1.22
I _{scON}	μA	7	-	-	5	3.3
I _{o1}	μA	8	200	-	-	210
V _{ic}	V	9	4.3	-	6.7	5.2
V _{idc}	V	10	0.4	-	2	1.16
V _{sm}	V	11	20	-	28	23.6
I _{s2}	μA	12	-	-	900	520

4. 결론

본 연구에서는 고감도 누전전류 검출(Earth Leakage Detection)을 위한 반도체 IC를 개발하였다. 반도체 IC의 내부에는 Lighting Surge 방지기능과 Inverter Noise 방지 기능을 탑재함으로써 누전차단기의 오동작을 최대로 예방하고 고입력 감도(4.09 mVrms) 및 저전력(소모전류 350uA)을 구현하는 반도체 IC를 개발 및 제작하였다.

본 연구는 중소기업청에서 지원하는 2009년도 산학연공동 기술개발사업(No.00037014-1)의 연구수행으로 인한 결과물임을 밝힙니다.

참고 문헌

- [1] 한국산업안전공단, "감전재해 통계 및 사례", 2007년 7월
- [2] Haifei Deng, Nick Sun, Alex Q. Huang, Dan Y. Chen, "Monolithic Integration of A Boost DC-DC Converter", in Proc. CPES Seminar'02, Blacksburg, VA, April. 2002, pp. 463-467.
- [3] Fairchild, "KA2803 datasheet"