

Wafer Test 공정에서 Probing error 의 전기적 검출 방법에 관한 연구 A Study on the Electrical Detection Method of Probing Error in Wafer Test Line

*#김윤수¹, 김광현², 강인구², 권대성², 박현호³

*Y. S. Kim¹(yoonsoo.kim@samsung.com), K. H. Kim², I. G. Kang², H. H. Jung², H. H. Park³

¹ 삼성전자공과대학교 반도체공학과, ² 삼성반도체 Test 기술그룹, ³ 삼성반도체 R/D Center

Key words : Wafer test , Electrical test , TEG , Probe , Probing , Inspection

1. 서론

반도체 wafer test 공정의 probing 단계에서 Probe mark 의 확인작업은 Time 증가 및 자동화로 인하여 많은 손실이 발생한다. 이번 논문에서는 wafer test 공정에서 probe mark type 에 따른 data 유형을 분석하고 wafer 의 Test Element Group(이하 TEG)내 test module 을 적용하여 probing 오류를 electrical 하게 검출하는 방식을 채택함으로써 반도체 양산에서의 probing 오류를 개선 하였다.

Wafer test 공정에서는 main chip 과 동일한 공정으로 진행된 TEG 를 이용하여 전기적 특성을 측정한다. 제품이 다양화되고 소형화 됨에 따라 메모리를 구성하고 있는 단위소자에 대한 연구와 평가가 중요해지고 있다. 과거에는 단순히 모니터링 하는 개념이었지만 현재는 공정불량 원인을 찾고, 제조공정의 조건을 개선하기 위한 database 로 활용되고 있다.

자동화된 wafer test 공정에서는 probe mark 확인 작업은 time loss 로 인하여 skip 된다. 이로 인한 probing 오류 때문에 발생한 fail-data 는 rework 증가, 생산성저하, 품질저하 등의 원인이 된다. 이번 연구에서는 probing 오류를 전기적으로 detect 할 수 있도록 Bit Line (B/L) contact 저항을 TEG 에 설계하여 probing 오류를 detect 할 수 있는 방법에 대한 연구를 진행 하였다.

2. 실험 및 결과

Wafer test 공정에서 probe mark 확인작업 skip 으로 인해 확인되지 않은 probing 오류는 측정 data 로 확인할 수 있다. 하지만 제품은 매우 다양하고 각 제품의 TEG 구성은 다르기 때문에 각 제품별로 probing 오류를 detect 할 수 있는 parameter 및 data target 이 다르다. 이러한 이유로 제품에서 공통적으로 probing 오류를 detect 할 수 있는 TEG 가 필요하게 되었으며, 공통적인 parameter 로 bit line contact 저항을 TEG module 로 설계하도록 제안 하였다. Fig.1 은 contact string pattern 이며, Fig.2 는 B/L contact 저항을 측정하기 위한 test module 이다.




Fig. 1 Pattern of contact string




Fig. 2 Test module of B/L Contact Resistance

Fig.2 와 같이 TEG 내 설계된 B/L contact 저항 module 의 최적 측정 조건을 찾기 위해서 probing 유형별 data 분석 및 B/L contact 저항의 인가 voltage 에 따른 measure current 를 평가 하였다.

첫 번째 실험은 B/L contact 저항 module 측정 시 probing 유형에 따라 I-V curve 를 확인하였다. Probing 유형은 good probing, edge probing, soft probing 3 가지 유형으로 실험 하였다. Fig.3 은 3 가지 probing 유형에 따른 probe mark image 와 I-V curve 를 확인할 수 있다.




Fig. 3 Probing-type vs Probe mark & I-V curve

Fig.3 에서 확인할 수 있듯이 edge probing 의 경우 일부 pad 를 제외하고 good data 를 얻을 수 있으나 data 의 신뢰성이 문제가 된다. Soft probing 의 경우는 모든 pad 의 data 가 open leakage 로 측정되었다. 이러한 결과로 측정 data 의 limit 을 정하여 모든 pad 에 대한 pass/fail 처리한다면 probe mark 확인 skip 에 따른 Probing 오류를 검출할 수 있다.

두 번째 실험은 B/L contact 저항의 accuracy 및 reliability 를 확보하기 위한 최적의 measure condition 을 찾는 실험을 진행하였다. 실험은 Agilent 4070 설비를 사용하였으며, high port 에 0~3V step 0.1V 로 current 측정 한 결과 Fig.4(a)에서 보듯이 0.5~2.0V 구간의 data 는 stable 한 측정 결과를 얻었으나, 0.5V 이하, 2.0V 이상 bias 에서는 unstable 한 결과를 확인할 수 있었으며,

Fig.4(b)에서도 확인할 수 있듯이 good, edge, soft probing에 따른 contact 저항 data도 동일한 결과를 확인하였다.




Fig. 4 (a) I-V Curve (b) Probing-type vs Resistance

두 가지 방법의 실험을 통해서 B/L contact 저항 module의 probing 오류 검출 유의성을 확인할 수 있었고, B/L contact 저항의 최적 측정 조건을 확보 하였다.

Probe card 를 이용한 wafer test 에서는 probing 의 위치, 깊이가 많은 영향을 준다. 실험 결과에서 보듯이 edge probing data 는 pass/fail data 의 재현성이 낮은 것을 알 수 있다. 이번 실험의 결과를 이용하여 probing 오류를 검출하는 절차를 system 화 하여 probing 단계에 적용하였다. 이 결과 probing 오류로 발생한 abnormal data 발생률이 90% 이상 감소되었다. Fig.5 는 abnormal data 발생 원인의 분포의 변화를 확인할 수 있다.




Fig. 5 Distribution of the reason of abnormal data

3. 결 론

Wafer test 자동화 라인에서 wafer probing 의 신뢰성은 아주 중요하다. 이번 연구에서 probing 오류를 electrical 하게 detect 할 수 있는 방법을 제안하는데 있어서 가장 고려한 사항은 다양한 제품에서 설계 변경을 최소화하는 조건에서 공통 parameter 를 찾는 것이었다. B/L contact 저항을 TEG 내 test module 로 설계하여 모든 pin 에 대한 probing 오류를 detect 할 수 있는 신뢰성을 얻었으며, probing 단계에서 test 결과를 이용한 probing 오류 검출 system 을 적용하여 abnormal data 를 최소화할 수 있었다

참고문헌

1. T.Taur and T.H.Ning (1998) , "Fundamentals of modern VLSI devices" , p.240-244
2. Agilent 4070 Programming Reference for BASIC Users
- 3.