A Hardware Implementation of Fingerprint Identification Thinning Algorithm

지문인식 세선화 알고리즘의 하드웨어 구현

This paper proposes an effective hardware scheme for thinning stage processing of a fingerprint identification algorithm based on minutiae with 40% cycle occupation of 32-bit RISC microprocessor. The thinning step is needed to be processed by hardware block, because it is performed repeatedly by processing the same operation using an image window masking method. It can reduce the burden of the system and improve speed. The hardware is implemented by HDL and simulated. The result is compared with a conventional one.

본 논문에서는 32비트 명령어축약 형 마이크로프로세서를 적용하는 지문인식시스템에서 알고리즘 처리시간의 40%를 점유하는 세선화 단계를 위한 효율적인 하드웨어 구조를 제안하였다. 세선화는 특정 사이즈의 윈도우 마스크를 적용하여 같은 연산을 반복적으로 처리하는 점에 착안하여 이를 소규모의 하드웨어에서 처리함으로써 고성능 마이크로프로세서의 연산부담을 덜고 처리속도 향상을 얻을 수 있다. 본 연구에서는 HDL을 이용하여 RTL 수준으로 설계한 뒤 시뮬레이션 결과와 기존의 알고리즘 처리결과를 비교하였다.