Proceedings of the Korean Institute of Information and Commucation Sciences Conference (한국정보통신학회:학술대회논문집)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지

Analysis of sub-20nm MOSFET Current-Voltage characteristic curve by oxide thickness

산화막 두께에 따른 20nm 이하 MOSFET의 전류-전압 특성 곡선 분석

  • Han, Jihyung (School of Electronic and Information Eng., Kunsan National University) ;
  • Jung, Hakkee (School of Electronic and Information Eng., Kunsan National University) ;
  • Lee, Jaehyung (School of Electronic and Information Eng., Kunsan National University) ;
  • Jeong, Dongsoo (School of Electronic and Information Eng., Kunsan National University) ;
  • Lee, Jongin (School of Electronic and Information Eng., Kunsan National University) ;
  • Kwon, Ohshin (School of Electronic and Information Eng., Kunsan National University)
  • 한지형 (군산대학교 전자정보공학부) ;
  • 정학기 (군산대학교 전자정보공학부) ;
  • 이재형 (군산대학교 전자정보공학부) ;
  • 정동수 (군산대학교 전자정보공학부) ;
  • 이종인 (군산대학교 전자정보공학부) ;
  • 권오신 (군산대학교 전자정보공학부)
  • Published : 2009.10.29
Download PDF
⟨ Previous Next ⟩

Abstract

본 연구에서는 산화막 두께에 따른 20nm 이하 MOSFET의 전류-전압 특성 곡선 분석하였다. 산화물 내의 등가 포획 전하는 가우시안 함수를 사용하였다. 채널의 길이가 20nm 이하인 LDD MOSFET를 설계하여 사용하였고, 소자를 시뮬레이션 하기 위하여 실리콘 공정 디바이스 시뮬레이터인 MicroTec의 SemSim을 사용하였다. SemSim은 디바이스 시뮬레이터로써 입력 바이어스에 의해 공정 시뮬레이션인 SiDif와 디바이스 조립인 MergIC에 의해 소자를 시뮬레이션 한다. 산화막의 두께를 2nm, 3nm, 4nm로 시뮬레이션 한 결과 산화막의 두께가 얇아짐에 따라 드레인에 흐르는 전류가 증가함을 알 수 있었다.

Keywords