

## 상단락 방지용 모듈을 구동하기 위한 게이트 구동 IC

서대원, 김준식, 박시홍

단국대학교

### A Gate Drive IC for Power Modules with Shoot-Through Immunity

Dae-won Seo, Jun-sik Kim, Shihong Park

Dankook University

**Abstract :** This paper introduces a gate drive IC for power modules with shoot-through immunity. A new approach uses a bootstrap diode as a high-side voltage bias and a level shift function at the same time. Therefore, the gate drive circuit becomes a simple and low-cost without conventional level shift functions such as HVIC(High-Voltage IC), optocoupler and transformer. The proposed gate drive IC is designed and fabricated using the Dongbu-Hitek's 0.35um BD350BA process. It has been tested and verified with IGBT modules.

**Key Words :** Gate Drive IC, Floating Power Supply, Level Shift, Bootstrap diode, Module With Shoot-Through Immunity

## 1. 서 론

현재 산업용 인버터에 Half-bridge 구조가 널리 사용되고 있다. 최근 Half-bridge Inverter 구조에 다이오드가 양 Switch 사이에 직렬로 연결되어 있으며, Low-side switch의 드레인(컬렉터)과 High-side switch의 게이트를 연결하여 Shoot-Through 현상을 하드웨어 적으로 방지하는 상단락 방지 구조가 소개 되고 있다.[1] 이러한 전력용 반도체 스위치로는 고내압, 고속 스위칭 및 높은 스위칭 주파수 특성을 가진 전압 구동형인 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)와 IGBT(Insulated Gate bipolar Transistor)가 널리 사용 된다.[2-3]

본 논문에서는 상단락 방지용 모듈에 적합하고 간단하며 별도의 Floating 전원이나 Level Shift 회로 없이 고전압 부트스트랩 다이오드( $D_B$ )를 이용하여 High-side를 구동하는 IC를 설계, 제작 및 검증하였다. 제작된 IC는 Cadence 사의 Custom IC Design Tools를 사용하여 설계하였으며, 사용한 공정은 동부하이텍의 0.35um BD350BA를 이용하였다.

## 2. 본 론

### 2-1. 회로의 동작

그림 1과 그림 2는 상단락 방지용 모듈과 제안한 파워IC의 개념도를 나타낸다.

그림 1과 그림 2에서 나타나듯이 제안한 구조는 Low-side의 신호를 고전압 부트스트랩 다이오드( $D_B$ )를 통하여 High-side switch( $S_H$ )를 구동한다. 또한 High-side의 부트스트랩 커패시터( $C_H$ )를 추가하여, high-side 구동용의 Floating 전원을 구현하였다.

#### a) 입력신호( $V_{in}$ ) High 일 때

그림 1에서 나타나듯이 입력신호( $V_{in}$ )는 High, Low-side switch( $S_L$ )는 on 되며, Low-side Driver의 출력신호가 고전압 부트스트랩 다이오드( $D_B$ )를 통해 High-side driver 입력

( $V_a$ )도 High, High-side driver 출력( $V_{G\_H}$ )은 Low 가되며 High-side switch( $S_H$ )는 off 가된다. 그래서 상단락 방지용 모듈의 출력( $V_{out}$ )은 Low가 된다. 이때 고전압 부트스트랩 다이오드( $D_B$ )를 통해 부트스트랩 커패시터( $C_H$ )가 충전되어 High-side driver의 Floating 전원으로 사용된다.




그림 1. 상단락 방지용 모듈과 제안한 파워IC의 개념도(a)




그림 2. 상단락 방지용 모듈과 제안한 파워IC의 개념도(b)

### b) 입력신호(Vin) Low 일 때

그림 2에서 나타나듯이 입력신호(Vin)는 Low, Low-side switch( $S_L$ )는 off 되며, 고전압 부트스트랩 다이오드( $D_B$ )와 시리즈 다이오드( $D_S$ )가 역전압이 되어 풀 다운 저항( $R_2$ )에 의해 High-side driver 입력( $V_a$ )은 Low, High-side driver 출력( $VG_H$ )은 High 가되어 High-side switch( $S_H$ )는 on 된다. 그래서 상단락 방지용 모듈의 출력( $V_{out}$ )은 High가 된다.

## 2-2. 상단락 방지용 모듈을 구동하기 위한 파워 IC

### a) Low-side driver

Low-side driver는 IGBT와 MOSFET과 같은 절연 게이트 소자를 구동 보호하는 파워 IC로써 Sourcing 전류 2A, 최대 Sinking 전류 4A의 저전력 구동용 IC이다. UVLO(Under Voltage Lock Out), Matched delay outputs 기능 등을 내장하고 있다.




그림 2. Low-side driver의 블록 다이어그램

### b) High-side driver

High-side driver는 입력단에 고전압 부트스트랩 다이오드(HV\_Diode)를 추가하여 별도의 전원 없이 인버터 모듈의 High-side를 구동하기 위한 파워 IC로써 Sourcing 전류 2A, 최대 Sinking 전류 4A의 저전력 구동용 IC이다. UVLO, Matched delay outputs 기능 등을 내장하고 있으며 역상으로 동작 한다.




그림 3. High-side driver의 블록 다이어그램

## 3. 실험 결과 및 검토

그림 4와 그림 5의 실험 파형은 그림 1과 그림 2에서 나타난 개념도를 실험을 통하여 나타난 결과이다. 실험 조건으로는  $C_{out} = 4700\mu F$ ,  $V_{DC} = 300V$ ,  $L_{in}$ 은 USBee로  $0V \sim 4V$ 를 주었고 Fine SPN과 LS산전이 공동 제작한 상단락 방지용 모듈을 사용하였다. 그리고 더블 펄스(Pulse width = 50us)를 주어 파형을 측정하였다.

그림 4에  $VG_L$ 은 Low-side 게이트 전압,  $VG_H$ 는

High-side 게이트 전압,  $V_{OUT}$ 은 모듈의 출력 전압을 각각 나타낸다.  $VG_L$  전압은  $0V \sim 14.7V$ ,  $VG_H$  전압은 floating된  $0V \sim 310V$ 으로 각각 인가 되고, 상단락 방지용 모듈의 최종 출력 파형( $V_{OUT}$ )은  $0V \sim 296.8V$ 의 전압으로 동작함을 알 수 있다.. 그림 5는 그림 4의 스위칭 부분(A)을 확대한 파형이다.




그림 4. 상단락 방지용 모듈과 제안한 파워 IC의 실험 파형




그림 5. 그림 4의 (A)부분 확대한 실험 파형

## 4. 결 론

본 논문에서는 상단락 방지용 모듈을 구동하기 위한 파워 IC를 구현하였다. 제안한 파워 IC는 Sourcing current 2A, Sinking current 4A의 저전력용으로 별도의 Floating 전원과 HVIC (High-Voltage Integrated-Circuit), Opto-coupler, Transformer 등의 Level Shift 회로 없이 상단락 방지용 모듈에 적용, 실험을 통하여 구동 및 검증하였다.

## 감사의 글

본 연구는 전력IT사업단을 통해 지식경제부의 전력산업기술개발사업으로부터 지원받아 수행되었습니다.

## 참고 문헌

- [1] Shihong Park, "An Augmented Phase-Leg Configuration (APLC) with Shoot-through Immunity for Insulated Gate Power", University Of Wisconsin-Madison, 2004, p. 39-42.
- [2] B. J. Baliga, "Power Semiconductor Devices", PWS Publishing Company, 1995, pp. 387-395.
- [3] I. R. Corp., "Use Gate Charge to Design the Gate Drive Circuit for Power MOSFETs and IGBTs", IR Application Note AN-944.