

두 개의 P-플로팅 층을 가지는 새로운 IGBT에 관한 연구

이재인, 최종찬, 양성민, 성만영*

고려대학교

A Novel IGBT with Double P-floating Layers

Jae In Lee, Jongchan Choi, Sung Min Yang, Man Young Sung

Korea University

E-mail : semicad@korea.ac.kr

Abstract : Insulated Gate Bipolar Transistor(IGBTs) are widely used in power device industry. However, to improve the breakdown voltage, IGBTs are suffered from increasing on-state voltage drop due to structural design.

In this paper, the new structure is proposed to solve this problem. The proposed structure has double p-floating layer inserted in n-drift layer. The p-floating layers improve the breakdown voltage compared to conventional IGBT without change of other electrical characteristics such as on-state voltage drop and threshold voltage. this is because the p-floating layers expand electric field distribution at blocking state.

A electrical characteristic of proposed structure is analyzed by using simulators such as TSUPREM and MEDICI. As a result, on-state voltage drop and threshold voltage are same to a conventional TIGBT, but breakdown voltage is improved to 16%.

Key Words : p-floating layer, IGBT, Breakdown voltage

1. 서 론

절연게이트 바이폴라 트랜지스터 (IGBT)는 많은 전력용 반도체 소자 중 가장 발전된 형태이며, 인버터와 모터구동 등과 같은 고전압 응용분야에 널리 사용되고 있다. 이는 IGBT 가 BJT 의 높은 전류 구동 능력과 우수한 온상태 특성을 가지면서도 BJT 의 전류구동이 아닌 MOSFET 의 전압구동 특성을 가지기 때문이다[1].


일반적으로 IGBT 의 전기적 특성을 분석하기 위하여 문턱전압, 온-상태 전압 강하, 항복 전압을 분석해야 한다. 문턱전압의 경우 IGBT 의 p 베이스 영역의 도핑 농도와 게이트 산화막의 두께 등에 의하여 결정되고 온-상태 전압 강하는 p+ 컬렉터와 n 드리프트 영역의 접합부분에서의 전압강화와 n 드리프트 영역에서의 전압강하, 그리고 MOSFET 영역에서의 전압강하에 의하여 결정된다. 또한 항복전압은 오프 상태에서 p 베이스 영역과 n 드리프트 영역의 접합부분에 임계치 이하의 최대 전계가 형성되도록 컬렉터에 순방향 전압을 가해주었을 때, n 드리프트 영역에 형성되는 공핍층에 의해 결정된다. 전력전자산업의 발전에 의해 더욱 고전압의 IGBT 가 요구되고 항복전압을 항상시키기 위한 다양한 노력이 수행되고 있다. 따라서 이 논문에서는 다른 전기적 특성을 유지하면서 항복전압을 증가시킬 수 있는 새로운 구조를 제안하고자 한다.

2. 제안 구조

2.1 제안 구조

일반적인 IGBT 의 구조와 본 논문에서 제안한 IGBT 의 구조를 그림 1 에 나타내었다. 제안한 구조는 다른 전기

적 특성의 변화 없이 항복전압의 향상을 위하여 일반적인 IGBT 구조에 플로팅 되어 있는 p 층을 두 개 삽입한 구조이다.



(a) 기존 IGBT (b) 제안 IGBT
그림 1. 기존 IGBT와 제안 IGBT 의 구조와
우리 상태에서의 전계 부포도

2.2 제안 구조의 특성 분석

그림 1(a)에서와 일반적인 IGBT 와 제안한 IGBT 의 오프-상태에서의 전계 분포도를 살펴보면 큰 차이가 있다. 그림 1(a)와 같이 일반적인 IGBT 의 경우 전계 분포가 p 베이스와 n 드리프트 영역의 접합부분에서 최대값을 가지는 삼각형 형태를 가진다. 이에 반해 제안한 구조는 그림 1(b)에서와 같이 n 드리프트 영역에 삽입된 p 플로팅 층에서 전계분포의 변화가 발생하게 됨을 알 수 있다[2]. 이는 p 플로팅 층의 공핍층은 n 드리프트 영역의 공핍층과 서로 상반되는 부호의 전하량을 가지게 되고 따라서

전계의 증가, 감소 경향성이 상반되기 때문이다. 결국 제안한 IGBT 의 경우 전계 분포의 전체 넓이가 일반적인 IGBT 의 경우보다 증가하게 되며 전계 분포의 넓이가 지탱하는 전압을 의미하기 때문에 항복전압이 증가한다는 것을 알 수 있다[1].

온-상태 전압강화의 경우 일반적인 구조와 제안한 IGBT 가 큰 차이가 없다는 것을 알 수 있다. 이는 두 구조의 차이점인 p 플로팅 층이 온-상태일 때 완전 공핍층화 되어 p 플로팅 층 전체에 전계가 형성되게 되지만 p 플로팅 층의 두께가 얕기 때문에 전체 전압강화에 큰 영향을 미치지 않기 때문이다. 하지만 만약 p 플로팅 층이 완전 공핍층화 되지 않으면 편치쓰루가 발생하지 않아 전자와 정공이 통과하지 못하게 되기 때문에 소자가 온-상태로 동작하지 못하게 된다. 따라서 p 플로팅 층은 식 (1)과 같은 조건을 만족시켜야만 한다.

$$W_p = \sqrt{\frac{\epsilon_s(V_{bi} + V_a)}{q} \left(\frac{N_{dri}}{N_p(N_{dri} + N_p)} \right)} > t \quad - (1)$$

식 (1)에서 W_p 는 p 플로팅 층에 형성되는 공핍층의 두께, V_{bi} 는 접합의 자생전압, V_a 는 온 상태에서 접합에 인가되는 전압, N_{dri} 는 드리프트 층의 농도, N_p 는 p 플로팅 층의 농도, t 는 p 플로팅 층의 두께이다.

일반적인 IGBT 와 제안한 구조를 비교해보면 문턱 전압을 결정하는 성분들에는 아무런 변화가 없기 때문에 문턱 전압은 동일하다는 것을 알 수 있다.

3. 시뮬레이션 결과

일반적인 구조와 제안한 구조를 TSUPREM 과 MEDICI 를 이용하여 시뮬레이션 하였다. 시뮬레이션 수행 결과 일반적인 구조와 제안 구조의 온-상태 전압강하는 1.81 V, 문턱전압은 5 V로 동일하지만 항복전압의 경우 그림 2와 같이 일반적인 구조는 1487 V, 제안한 구조는 1723 V 임을 알 수 있었다. 따라서 제안한 구조는 일반적인 IGBT 에 비하여 온-상태 전압강화와 문턱전압은 동일하게 유지하면서 항복전압은 236 V 가 증가시켜 항복전압 특성이 기존 1487 V 에 비해 약 16 % 향상되었다. 이와 같은 결과는 앞서 수행한 제안한 구조의 특성 분석과 일치한다는 것을 알 수 있다.

4. 결 론

본 논문에서는 일반적인 IGBT 에 두 개의 p 플로팅 층을 삽입하여 온-상태 전압강화의 변화 없이 항복전압을 향상시킨 새로운 구조를 제안하였다. 이와 같은 구조는 온-상태에서 p 플로팅 층이 완전 공핍층화 되어 편치쓰루 현상에 의하여 전자와 정공을 이동시키기 때문에 일반적인 IGBT 와 같이 전류가 도통되며 오프-상태에서 n 드리프트 영역에 형성되는 전계의 분포를 확장시킴으로써 전압강하를 향상시킨다.




그림 2. 기존 IGBT 와 제안 IGBT 의 항복전압

감사의 글

본 연구는 고려대학교 특별연구비 지원에 의하여 수행되었습니다.

참고 문헌

- [1] B. J. Baliga, "Power semiconductor devices", PWS Publishing Company, 1996.
- [2] Maasayasu Ishiko, "A Novel PT-IGBT with a p/n+ Buffer Layer", ISPSD, p.341-344, 2003.
- [3] W.Saito, I.Oumura, K.Takano, "Ultra Low On-Resistance SBD with P-Buried Floating Layer", ISPSD, p.33-36, 2000.
- [4] Jong-Seok Lee, EY-Goo Kang, Man Young Sung, "Shielding region effects on a trench gate IGBT", Microelectronics Journal, vol 39, p.57, 2008