

LCD/PDP TV 전원장치용 고전압 구동 IC

송기남, 이용안, 김형우^{*}, 김기현^{*}, 서길수^{*}, 한석봉
경상대학교, 한국전기연구원^{*}

High Voltage Driver IC for LCD/PDP TV Power Supply

Ki-Nam Song, Yong-An Lee, Hyoung-Woo Kim^{*}, Ki-Hyun Kim^{*}, Kil-Soo Seo^{*} and Seok-Bung Han
Gyeongsang National Univ., KERI^{*}

Abstract : In this paper, we propose a high voltage driver IC(HVIC) for LCD and PDP TV power supply. The proposed circuit is included novel a shoot-through protection and a pulse generation circuit for the high voltage driver IC. The proposed circuit has lower variation of dead time and pulse-width about a variation of a process and a supply voltage than a conventional circuit. Especially, the proposed circuit has more excellent pulse-width matching of set and reset signals than the conventional circuit. Also the proposed pulse generation circuit prevent from fault operations using a logic gate. Dead time and pulse-width of the proposed circuit are typical 250 ns, and its variation is maximum 170 ns(68 %) about a variation of a process and a supply voltage. The proposed circuit is designed using 1 μ m 650 V BCD process parameter, and a simulation is carried out using Spectre.

Key Words : Half-bridge converter, Half-bridge driver IC, HVIC, MOSFET driver IC, Shoot-through

1. 서 론

의료장비나 LCD 및 PDP TV의 전원 공급 장치로 널리 사용되는 공진형 하프브리지 컨버터는 우수한 EMI 특성을 가지지만, 구동 IC와 슛-스루 보호회로가 필요하다는 단점을 갖는다. 최근에 LCD TV의 수요가 급증하면서 국내에서도 이러한 하프브리지 컨버터를 위한 고전압 구동 IC의 연구가 활발하게 진행되고 있다[1-2]. 일반적으로 하프브리지 컨버터는 두 개의 파워 스위치가 동시에 턠-온되는 슛-스루(shoot-through) 현상을 방지하기 위하여 슛-스루 보호회로가 요구된다. 그리고 상단 파워 스위치를 제어하기 위한 고전압의 레벨飞船트 회로가 필요하며, 레벨飞船트 회로의 큰 전력소모를 감소하기 위해 슛-펄스를 생성하는 필스생성회로가 필요하다[3].

기존의 슛-스루 보호회로와 펄스생성회로는 데드타임과 펄스폭을 확보하기 위하여 RC 시정수를 이용한 지연회로를 포함한다[4]. 그로 인해, 기존회로는 공정 및 공급 전압 변화에 대한 데드타임 및 펄스폭의 변동이 매우 크다. 이러한 데드타임 및 펄스폭의 큰 변동은 고전압 구동 IC의 신뢰도에 영향을 미칠 수 있다.

본 논문은 공정 및 공급전압 변화에 강한 슛-스루 보호회로와 펄스생성회로를 제안함으로써, 고전압 구동 IC의 신뢰도를 향상시켰다. 제안한 슛-스루 보호회로와 펄스생성회로는 베타-곱 기준회로를 포함하고, 기준회로로보다 공정 및 공급전압 변화에 대한 변동이 매우 적다. 제안한 회로는 $1\mu\text{m}$ 650 V BCD(Bipolar-CMOS-DMOS) 공정 파라미터를 사용하여 설계되었으며, 시뮬레이션은 Cadence사의 Spectre를 이용하였다.

2. 제안한 슛-스루 보호회로와 펄스생성회로

2.1 제안한 슛-스루 보호회로

공정 및 공급전압의 변화에 대한 변동을 줄이기 위해
서 이러한 변화에 강한 지연회로가 요구된다. 그림 1은
본 논문에서 제안하는 지연회로를 나타낸다. 지연회로는

베타-곱 기준회로(M1-M8)와 스트리트-업 회로(R₂, M9-M10), 그리고 채널길이가 긴 CMOS 인버터(M13-M14, M15-M16)로 구성된다. 베타-곱 기준회로의 기준전류는 공정 및 공급전압 변화에 대하여 독립적이다. 이러한 기준전류는 M11-M12와 M17-M18에 의해 채널길이가 긴 CMOS 인버터에 흐르게 된다. 따라서 제안한 지연회로는 공정 및 공급전압 변화에 변동이 적으며, 그 결과 슈-스루 보호회로의 데드타임 변동도 적게 된다.




그림 1. 제안하는 자연회로.

2.2 제안한 펄스생성회로

그림 2는 본 논문에서 제안하는 새로운 구조의 펄스생성회로를 나타낸다. 제안한 펄스생성회로는 공정 및 공급 전압 변화에 대한 펄스폭의 변동을 줄이기 위해, 본 논문에서 제안한 지연회로를 포함하고 있다. 또한 기준회로에서 발생한 셋 및 리셋 신호의 펄스폭 불일치를 지연회로의 상승시간만을 이용한 방법으로 해결하였다. 그림 3과 같이 셋 및 리셋 신호는 모두 지연회로의 상승시간과 래치회로의 연산을 통해 생성된다. 따라서 지연회로의 상승 시간과 하강시간이 서로 다를 경우에도 펄스생성회로의 셋 및 리셋 신호의 펄스폭은 항상 일치한다. 한편, 래치회로는 일반적으로 두 개의 입력신호가 동시에 '1'이 인가되면, 부정 상태로 매우 불안정하다. 따라서 제안한 펄스생

성회로는 로직을 이용하여 래치회로의 입력신호가 동시에 ‘1’이 될 때, 리셋 신호를 우선시하여 오동작을 방지한다.




그림 2. 제안하는 펄스생성회로.




그림 3. 제안하는 펄스생성회로의 동작 특성.

3. 결과 및 검토

공정 및 공급전압에 대한 변동 폭을 알기 위해 코너 시뮬레이션(corner simulation)을 수행하였다. 공정 변동 파라미터와 온도, 그리고 공급전압 변화에 대한 데드타임과 셋 및 리셋 신호의 펄스폭을 측정하였다. 공급전압 범위는 4.5 V에서 5.5 V이며, 온도 범위는 -40 °C에서 125 °C이다. 그리고 입력은 100 kHz의 PFM 신호이다. 시뮬레이션 결과 데드타임과 펄스폭은 일반적으로 250 ns이다. 표 1은 각 코너 조건에 대한 기존회로와 제안한 회로의 특성을 보여준다.

표 1. 코너 시뮬레이션 결과.

변수 (단위 : ns)	기존회로			제안한 회로		
	Min.	Typ.	Max.	Min.	Typ.	Max.
Deadtime, t_d	132.0	251.2	514.3	195.7	250.1	417.9
Set pulse-width, t_{set}	146.7	270.7	537.3	194.4	249.7	419.8
Reset pulse-width, t_{reset}	131.5	252.1	517.6	194.3	249.1	416.2
Difference, $t_{set} - t_{reset}$	15.2	18.6	19.7	0.1	0.6	3.6

코너 시뮬레이션 결과를 분석해 보면, 기존회로의 데드타임은 250 ns를 기준으로 최대 264 ns(105.6 %) 변동한 반면, 제안한 회로의 데드타임은 최대 168 ns(67.2 %) 변

동하여 기존회로에 비해 변동이 매우 적다. 그리고 펄스 폭의 변동은 250 ns의 펄스폭을 기준으로 기존회로는 최대 287 ns(114.8 %) 변동한 반면, 제안한 회로는 최대 170 ns(68 %) 변동하여 기존회로에 비해 매우 적다. 또한 셋 및 리셋 신호의 펄스폭 차이는 최대 3.6 ns로써, 기존회로보다 셋 및 리셋 신호의 펄스폭 매칭이 우수하다.

그림 4는 제안한 슛-스루 보호회로와 펄스생성회로가 포함된 고전압 구동 IC의 전체 동작 특성을 나타낸다. VCC는 15 V이며, 오프셋 전압은 400 V, 그리고 입력은 100 kHz의 PFM 신호를 인가하였다.




그림 4. 제안하는 고전압 구동 IC의 동작 특성.

4. 결론

본 논문은 공정 및 공급전압 변화에 강한 슛-스루 보호회로와 펄스생성회로를 제안함으로써, 고전압 구동 IC의 신뢰도를 향상시켰다. 제안한 회로는 코너 시뮬레이션을 수행한 결과, 기존의 회로보다 공정 및 공급전압 변화에 대한 데드타임 및 펄스폭의 변동이 매우 적다. 또한 셋 및 리셋 신호의 펄스폭 매칭도 기존회로에 비해 우수하다. 그리고 제안한 펄스생성회로는 래치회로의 입력 신호가 동시에 ‘1’일 때, 리셋 신호를 우선시하는 회로를 추가하여 오동작을 방지하였다.

감사의 글

본 논문은 지식경제부의 에너지·자원 기술개발사업인 ‘대형 가전용 대기전력 절감기술 개발사업’과 IDEC의 지원을 받아 수행된 연구입니다.

참고 문헌

- [1] Jong Tae Hwang, Moon Sang Jung, Jin Sung Kim, Dong Hwan Kim, "Noise immunity enhanced 625V high-side driver", IEEE CNF, pp. 572-575, 2006.
- [2] 박현일, 송기남, 이용안, 김형우, 김기현, 서길수, 한석봉, “잡음 내성이 큰 단일 출력 레벨슈퍼터를 이용한 500V 하프브리지 컨버터용 구동 IC 설계”, 전기전자재료학회논문지, 21권, 8호, pp. 719-726, 2008.
- [3] B. Murari, F. Bertotti, G. A. Vignola, "Smart Power ICs", Springer, pp. 361-370, 2002.
- [4] 송기남, 박현일, 이용안, 김형우, 김기현, 서길수, 한석봉, “잡음 내성이 향상된 300W 공진형 하프-브리지 컨버터용 고전압 구동 IC 설계”, 전자공학회논문지, 45권, SD편, 10호, pp. 7-14, 2008.