

# 엔지니어드 터널베리어(SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub>/SiO<sub>2</sub>)와 고유전율(HfO<sub>2</sub>) 트랩층 구조를 가지는 비휘발성 메모리의 멀티레벨에 관한 연구

유 희욱, 박 군호, 이영희, 정 흥배, 조 원주\*  
광운대학교

**Abstract :** In this study, we fabricated the engineered SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub>/SiO<sub>2</sub>(ONO) tunnel barrier with high-k HfO<sub>2</sub> trapping layer for application high performance flash MLC(Multi Level Cell). As a result, memory device show low operation voltage and stable memory characteristics with large memory window. Therefore, the engineered tunnel barrier with ONO stacks were useful structure would be effective method for high-integrated MLC memory applications.

**Key Words :** Engineered tunnel barrier, high-k, MLC(Multi Level Cell)

## 1. 서론

기존의 폴리실리컨 부유 게이트(floating gate)를 저장 전극으로 사용하는 메모리 소자는 고집적/고성능을 구현하는데 어려움이 있다. 따라서, 이를 대신할 새로운 형태의 메모리가 개발되어야 하며, 그중 하나가 기존의 폴리실리컨 부유 게이트를 절연물질로 사용하는 차지 트랩형 메모리이다. 특히 10년의 데이터 보존 특성 및 낮은 전압에서의 쓰기/지우기 특성을 향상 시키기 위하여 엔지니어드 터널베리어 메모리가 주목을 받고 있다.[1] 또한 차지 트랩형 메모리에 고유전율 물질을 사용하므로 써 메모리 특성이 더욱 향상되고 물리적 두께의 증가로 인하여 10년의 데이터 보존 특성을 만족 시킬 수 있다. 또한 플래시 메모리는 현재 SLC(Single Level Cell)와 MLC(Multi-Level Cell) 두가지 기술이 있는데, SLC는 셀당 0/1의 2비트의 정보를 저장하는 방식이고, MLC는 한 셀당 0/1/2의 3비트를 저장하는 방식이기 때문에 MLC가 같은 크기에 더 큰 용량을 저장할 수 있다. 본 논문에서는 엔지니어드 ONO 터널베리어를 이용한 차지 트랩형 메모리 디바이스를 제작하여 멀티레벨 셀 메모리에 적용을 위하여 전기적 특성에 대하여 연구하였다.

## 2. 실험

300 nm의 SiO<sub>2</sub>가 증착된 (100), p-type bulk Si wafer를 이용하여 포토 리소그래피 공정으로 active영역을 형성한 후, source/drain영역의 형성을 위하여 LPCVD를 이용, 660℃에서 100 nm의 n+poly-Si을 증착하였다. RIE (reactive ion etch) 장비로 150 nm의 깊이의 Si etching공정을 진행하여 recessed-channel을 형성하였다. 다음으로 매우 얇은 SiO<sub>2</sub>층과 Si<sub>3</sub>N<sub>4</sub>층을 적층시켜서 ONO 구조의 터널 절연막을 형성하였다. ONO 구조의 터널 절연막은 2 nm의 SiO<sub>2</sub>, 2 nm의 LP-Nitride, 3 nm의 SiO<sub>2</sub>로 이루어져 있다. 전하 축적층으로 8 nm의 HfO<sub>2</sub>를 증착하였으며, 블로킹 층으로 20 nm의 Al<sub>2</sub>O<sub>3</sub>를 증착하였다. 이후 RTA (Rapid Thermal Anneal)을 이용하여 850℃, 30 초 동안 N<sub>2</sub> 분위기에서 열처리를 실시한 후, 스퍼터를 이용하여 150 nm의 TiN을 증착하여 게이트 전극을 형성하였다. 게이트 전극 형성 후에 수소가 2% 함유된 N<sub>2</sub> 분위기에서 400℃, 30 분 동안 후속 열처리를 진행하여 소자를 제작하였다.

## 3. 결과 및 검토

그림 1은 ONO 터널베리어를 갖는 메모리의 게이트 전압에 따른 드레인 전류를 나타내었다. ONO 터널베리어의 전계에 따른 민감도의 증가에 따라 낮은 전압에서도 안정된 쓰기 특성을 보이고 있으며, 게이트 전압의 증가에 따라서 일정하게 쓰기 특성을 보이고 있다.




그림 1. ONO 터널베리어를 갖는 메모리의 쓰기 동작 특성

## 4. 결론

ONO 터널베리어를 갖는 비휘발성 메모리를 제작하여 분석하였다. ONO 터널베리어를 갖는 메모리는 낮은 쓰기 전압과 안정된 메모리 특성을 보였으며 이러한 특성은 멀티레벨 메모리 구현에 적합할 것으로 예상된다.

## 감사의 글

이 논문은 지식경제부 주관 차세대 테라비트급 비휘발성 메모리 개발 사업의 지원에 의해 연구되었음.

## 참고 문헌

[1] J. Jung, and W.-J. Cho, Journal of Semiconductor Technology and Science 8,32 (2008).