

산화공정을 통해 제작된 전이금속산화물 박막의 저항변화 특성 연구

성용현, 고대홍[†], 김상연, 도기훈, 서동찬

연세대학교 신소재공학과
(dhko@yonsei.ac.kr[†])

정보화가 급속히 진전됨에 따라 보다 많은 양의 정보를 전송, 처리, 저장하게 되면서 이를 위해 대용량, 고속, 비휘발성의 특징을 갖는 차세대 메모리의 개발이 절실히 요구되고있다. 이 중 저항 변화 메모리(ReRAM)는 일반적으로 TiO₂, Al₂O₃, NiO₂, HfO₂, ZrO₂ 등의 전이금속산화물을 이용한 MIM 구조로서 적당한 전기 신호를 가하면 저항이 높아져 전도되지 않는 상태(Offstate)에서 저항이 낮아져 전도가 가능한 상태(On state)로 바뀌는 메모리 특성을가진다. ReRAM은 비휘발성 메모리이며 종래의 비휘발성 기억소자인Flash memory 보다 access time 이105 배 이상 빠르고, 5V 이하의 낮은 전압에서도 동작이 가능하다. 또한 구조가 간단하여 공정 단순화가 가능하고 소자의 집적화도 쉽다는 점 등 많은 장점들이 있어서 Flash memory를 대체할 수 있는 유력한 후보로 여겨지고 있다. 본연구에서는 DC-magnetron Sputtering 방법으로 전이금속 박막을 증착하고, Dry furnace로 산화시켜 전이금속산화물 박막을 제작한 후 저항변화 특성을 연구하였다. 두 개의 전이금속산화물 박막을 dual-layer로 형성시켜 저항변화특성을 관찰하였으며 또한, 전이금속산화물 박막의 조성을 달리 하여 저항변화를 관찰 하였다. 전이금속산화물 박막의 전기적 특성을 알아보기 위해 Si(100) wafer 위에 Pt를 이용 MIM 형태로capacitor 시편을 제작 하여, probe station으로 I-V 측정을 하였고 조성 및 표면 분석을 위해서는 AES와 AFM을, 미세구조를 분석을 위해서는 TEM과 SEM 을 사용하였다.

Keywords: ReRAM, 전이금속산화물 박막, Oxidation, I-V

절연막에 embed된 실리콘 나노와이어의 전기적 특성

문경주, 최지혁, 전주희, 이태일, 명재민[†]

연세대학교 신소재공학과
(jmmyoung@yonsei.ac.kr[†])

본 연구에서는 stamping법을이용하여 절연막에 실리콘 나노와이어를 embed시킨field-effect transistor(FET) 소자의 전기적 특성에 대하여 분석하였다.Stamping법은 나노와이어를 이용한 소자를 제작하는데 있어 쉽고 경제적인 방법으로 최근 많이 사용되고 있는데, 이 방법을 이용하여 나노와이어를 절연막에 embed 시켰다. 이때, 사용한 실리콘 나노와이어는 무전해 식각법을 통하여 합성하였다. 식각 시간을 조절하여 나노와이어의 길이가 100μm 정도가 되도록 하였고, 나노와이어의 지름은 정제를 통하여 20 ~ 200nm내로 조절하였다. FET 소자의 게이트 절연막은가장 일반적으로 사용되는 SiO₂ (200nm)와 고분자 절연막으로 잘 알려진 poly-4-vinylphenol(PVP)를 사용하였다. 실리콘 나노와이어의전기적 특성을 각각 SiO₂무기 절연막에서의 non-embedded상태, PVP 유기 절연막에서의 embedded 상태에서 비교분석 하였다. 전기적 특성은 I-V 측정을 통하여 Ion/Ioff ratio, 이동도, subthreshold swing, threshold voltage값을 평가하였다.

Keywords: embedded, stamping, Sinanowires, PVP