Proceedings of the KIEE Conference (대한전기학회:학술대회논문집)
- 2009.07a
- /
- Pages.1931_1933
- /
- 2009
The Novel Built-In Self-Test Architecture for Network-on-Chip Systems
Network-on-Chip 시스템을 위한 새로운 내장 자체 테스트 (Built-In Self-Test) 구조
- Lee, Keon-Ho (Sungkyunkwan University) ;
-
Kim, In-Soo
(Sungkyunkwan University) ;
-
Min, Hyoung-Bok
(Sungkyunkwan University)
- Published : 2009.07.14
Abstract
NoC 기반 시스템이 적용되는 설계는 시스템 크기가 커짐에 따라 칩 테스트 문제도 동시에 제기 되고 있다. 이에 따라 NoC 기반의 시스템의 테스트 시간을 줄일 수 있는 internal test 방식의 새로운 BIST(Built-in Self-Test) 구조에 관한 연구를 하였다. 기존의 NoC 기반 시스템의 BIST 테스트 구조는 각각의 router와 core에 BIST logic과 random pattern generator로 LFSR(Linear Feedback Shift Register)을 사용하여 연결하는 individual 방식과 하나의 BIST logic과 LFSR을 사용하여 각각의 router와 core에 병렬로 연결하는 distributed 방식을 사용한다. 이때, LFSR에서 생성된 테스트 벡터가 router에 사용되는 FIFO 메모리를 통과하면서 생기는 테스트 타임 증가를 줄이기 위하여 shift register 형태의 FIFO 메모리를 변경하였다 제안된 방법에서 테스트 커버리지 98%이상을 달성하였고, area overhead면에서 효과를 볼 수 있다.
Keywords