

모바일 RFID 응용을 위한 Fractional-N 주파수합성기

*김경환, 고승오, 박종태, 유종근
인천대학교 전자공학과

e-mail : *icdlkhh@incheon.ac.kr, kso82@incheon.ac.kr, jtpark@incheon.ac.kr, chong@incheon.ac.kr*

Fractional-N Frequency Synthesizer for Mobile RFID

*Kyung-Hwan Kim, Seung-O Ko, Jong-Tae Park, Chong-Gun Yu
Dept. of Electronic Engineering University of Incheon

Abstract

In this paper a Fractional-N frequency synthesizer is designed for UHF RFID readers. It satisfies the ISO/IEC frequency band(860~960MHz) and is also applicable to mobile RFID readers. It is designed using a 0.18 μ m RF CMOS process. The measured results show that the designed circuit has a phase noise of -103dBc/Hz at 100kHz offset and consumes 9mA from a 1.8V supply. The channel switching time of 10 μ s over 5MHz transition have been achieved, and the chip size including PADS is 1.8 \times 0.99mm²

I. 서론

최근 국내를 중심으로 휴대폰과 UHF RFID를 결합한 모바일 RFID 시스템에 대한 많은 연구개발이 진행 중에 있다. RFID 리더 IC에서 주파수합성기는 전체 리더 시스템의 성능을 좌우하는 중요한 블록이다.

본 연구에서는 in-band noise 특성과 spur 특성을 향상시키기 위해 Integer-N 유형 대신 시그마-델타 변조기를 사용하는 Fractional-N 유형의 주파수합성기를 설계하였다. VCO는 직접 변환 수신기에서의 LO pulling 효과를 최소화하기 위해 1.8GHz 대역으로 설계하였고 UHF 대역 RFID 리더의 표준 채널간격인 200kHz/500kHz 모두 만족하도록 설계하였다.

II. 본론

2 회로설계

그림 1은 설계한 UHF RFID 리더용 Fractional-N

본 논문은 정보통신부 출연금으로 ETRI, SoC산업진흥센터에서 수행한 IT SoC 핵심설계인력양성사업의 연구결과이며, IDEC 지원에 의해서도 일부 수행되었음.

주파수합성기의 전체 블록도를 나타낸다. 설계된 주파수합성기는 크게 PLL 블록과 Dblock으로 구성된다. Dblock은 fractional spur를 줄이기 위해서 사용되는 시그마-델타 변조기와 multi-modulus 분주가 가능한 Divider 블록으로 구성되어 있으며, carrier 주파수를 프로그램 하는 역할을 수행한다.




그림 1 설계된 주파수합성기 블록도

2.1 VCO

그림 2는 설계한 VCO의 회로도를 나타낸다. 설계한 VCO는 NP-core 형태로서 N-core only 유형이나 P-core only 유형에 비해 같은 바이어스 전류 조건하에서 출력 진폭이 2배 크기 때문에 전력소모 면에서 유리하므로 모바일 RFID 리더에 적합하다. 또한 넓은 주파수 튜닝 범위와 낮은 VCO 이득을 얻기 위해 4bit 제어 신호로 동작하는 캐패시터 bank를 구성하였다.




그림 2 설계된 VCO 회로도

2.2 Dblock

본 논문에서 설계한 Dblock의 블록 다이어그램을 그림 3의 좌측에 보였다. Dblock은 시그마-델타 변조기 블록과, multi-modulus 분주기가 가능한 분주기 블록으로 구성되어 있다. Dblock에 의해서 결정되는 주파수 합성기의 출력 주파수는 다음 식으로 결정된다.

$$f_{vco} = f_{ref} \left(integer + \frac{K}{2^m} \right) = f_{ref} \left((4 \times M + A) + \frac{K}{2^m} \right)$$

Fractional spur를 억제하기위해 설계된 3차 MASH 유형의 시그마-델타 변조기를 그림 3의 우측에 나타내었다. 일반적인 다단 MASH 구조는 많은 미분기와 덧셈기에 구현에 의한 단점을 갖고 있다. 따라서 설계된 시그마-델타 변조기는 미분기와 덧셈기를 분주비 매핑 회로로 대체 하여, 칩 면적과 전력 소모를 줄였다. 분주비 매핑회로는 각각의 누산기의 carry 신호인 C1,C2,C3에 따라 발생하는 분주비의 제어 값을 정의하여 설계하였다.




그림 3 Dblock 다이어그램 및 시그마-델타 변조기

III. 구현 및 측정결과

설계된 주파수합성기는 TSMC 0.18μm CMOS 공정을 사용하여 그림 4와 같이 칩 제작을 하였다. 제작된 칩 크기는 PAD를 포함하여 1800μm×990μm이다. VCO는 대칭구조로 설계하여 부정합을 최대한 감소시켰고 VCO core의 크기는 674μm×548μm이다. 그림 5는 COB (Chip On Board) 측정을 위해 제작한 주파수합성기 bare 칩을 FR4 기판위에 실장 한 것을 나타낸다.




그림 4 칩 사진




그림 5 측정 보드

그림 6은 제작된 주파수합성기의 위상잡음 특성 측정 결과로서 10kHz/100kHz offset에서 각각 -74dBc/Hz, -103dBc/Hz이다.




그림 6 주파수 합성기의 위상 잡음

설계한 주파수합성기의 VCO 이득 측정값을 그림 7에 나타내었다. VCO의 이득이 커지면 제어전압에 대한 민감도가 커져 위상잡음이 나빠지게 된다. 따라서 설계한 주파수합성기의 VCO 이득은 24~36MHz/V를 갖는다. 또한 전체 주파수 튜닝 범위는 780~965MHz로서 UHF RFID 리더의 전 대역을 만족한다. 그림 8 국내 주파수 표준에 따른 1번 채널 주파수 908.65MHz에서 26번 채널 주파수 913.65MHz로 Dblock의 분주비를 45.43에서 45.68로 변화시켰을 때 VCO 입력 제어 전압의 변화를 관찰한 결과로서 위상고정시간은 약 10 μs이다.





그림 7 VCO 주파수 특성 그림 8 Tracking 과정

성능 비교를 표 1에 나타내었다. 설계된 주파수합성기는 [1]번 논문의 주파수합성기보다 적은 전류를 소모하면서도 유사한 위상잡음 특성을 만족하고, 또한 [2]번 논문과 비슷한 전류를 소모하면서도 더 낮은 위상잡음 특성을 갖는다.

<표 1> 성능 비교

	[1]	[2]	This work
Technology	0.18μm CMOS	0.18μm CMOS	0.18μm CMOS
Frequency band(GHz)	0.88~0.92	0.88~1.04	0.78~0.97
channel spacing	200/500kHz	200kHz	200/500kHz
Phase Noise (dBc/Hz)	-106@100kHz -126@1MHz	-75@10kHz -81.5@100kHz	-74@10kHz -103@100kHz
Locking time	-	-	10μs
Current Consumption	21.6mA	8~11mA	9mA
Chip area	-	-	1.78mm ²

IV. 결론

본 논문에서는 UHF 대역 RFID 리더용 Fractional-N 주파수합성기를 설계하였고, 칩 제작을 하였다. 측정 결과 설계된 주파수는 해당 응용분야를 지원하는 UHF 전 대역의 주파수를 만족하며, 100kHz offset에서 -103dBc/Hz의 위상 잡음 특성을 갖는다. 전류소모는 1.8V 전원전압에서 약 9mA이며 칩 면적은 PAD 포함하여 1.78mm²로써 무선통신 단말기에 적합한 작은 크기와 적은 전력소모 특성을 갖는다. 따라서 본 논문에서 설계한 주파수합성기는 기존의 주파수합성기보다 더 좋은 특성을 갖는다.

참고문헌

[1] Sang-Yoon Jeon, et al., "Frequency Generation for Mobile RFID Reader", *European Microwave Integrated Circuits Conference*, pp. 324- 327, Sep. 2006.
 [2] Kyung H. Park, et al., "900 MHz Passive RFID Reader Transceiver IC", *Microwave Conference*, pp.1675-1678, 2006.