Proceedings of the Korean Institute of Information and Commucation Sciences Conference (한국정보통신학회:학술대회논문집)
- 2008.05a
- /
- Pages.747-750
- /
- 2008
Implementation of Header Parser Module for JPEG Baseline Decoder
JPEG 베이스라인 디코더용 헤더 파서 모듈 구현
- Noh, Si-Chan (Hanshin University) ;
-
Sonh, Seung-Il
(Hanshin University)
;
- Oh, Seung-Ho (CHIPSBRAIN GLOBAL) ;
- Lee, Min-Soo (Hanshin University)
- Published : 2008.05.30
Abstract
JPEG(Joint Photographic Expert Group)은 손실 압축 기법을 사용하여 데이터 양을 20:1 이상으로 현저히 줄이면서도 원 영상과 거의 유사한 영상을 복원할 수 있도록 해주기 때문에, 요즘 디지털 카메라 및 휴대폰 등 영상을 저장할 매 대부분 Exif(Exchangeable image file format)로 JPEG 압축형식을 널리 사용하고 있다. 본 논문은 JPEG 베이스라인 모드로 압축되어진 영상의 디코딩 단계에서 필요한 비계층형 헤더를 파싱하는 모듈의 기능을 소프트웨어로 모델링하고 VHDL을 이용하여 회로를 합성하고 동작을 검증하였다. 설계 결과 Xilinx xc3s1000 fg676-4 환경에서 154.488MHz의 동작속도를 나타내었고, JPEG 디코더의 고속 데이터 처리에 적응 가능하다.
Keywords