

Micro Etch에 의한 주석도금 표면의 거칠기 분석

박보현¹, 오현식¹, 흥석표², 한정민², 융상진¹

¹영지대학교, ²(주)화백엔지니어링

Analysis of Immersion Tin Plating Surface Roughness after Micro Etch

Bo Hyeon Park¹, Hyunsik Oh¹, Seok Pyo Hong², Jung Min Han² and Sang Jeen Hong¹

Department of Electronics Engineering & MITERI Myongji University, Hwabaek Engineering co., ltd

Abstract: 현재 전자부품 시장은 RoHS 규정으로 인하여 lead free화가 진행되고 있으며 많은 주목을 받고 있다. 본 논문에서는 반도체 패키지 및 부품표면실장에서 사용 되는 무전해 주석 도금과정 중 산 탈지 후 막의 표면 거칠기 정도가 도금 후의 표면 거칠기 정도에 미치는 영향을 평가 한다. 실험의 효율성을 높이기 위해 통계적인 실험 계획법을 사용하였으며 실험의 횟수를 줄이고 표면 거칠기 정도는 이미지 프로세싱을 통하여 분석하였으며 통계적인 모델링을 통해 micro etch가 도금 표면의 거칠기에 주는 영향을 분석하였다.

Key Words : Immersion Tin Plating, Image Processing, Roughness, DOE

1. 서 론

RoHS (Restriction of the Use of Certain Hazardous Substances) 사용제한에 의해 날, 수은, 카드뮴 등이 함유되지 않은 전기, 전자 제품을 생산 하여야 한다는 환경라운드가 시작되면서 무연(Pb-free) 솔더링 기술이 주목을 받고 있다. 이런 이유로 기존 반도체 패키징 및 부품표면실장에 사용되어오던 SnPb를 대체할 물질로 Sn, SnCu, SnAg 등에 대한 연구가 활발히 진행 중에 있다[1].

주석(Sn)은 soldering이 우수하고 부식보호 기능과 Pb free의 물질로 도금 시 whisker의 성장이라는 문제점이 있으나 SnPb의 대체 물질로 BGA (ball grid array), PCB (printed circuit board)의 finish material로 많이 사용되고 있다[2].

본 논문에서는 최근 많이 사용되고 있는 무전해주석도금 공정에서 micro etch의 악품 및 공정 조건의 변화에 따른 원자재의 표면 거칠기 변화의 정도가 도금 후의 표면 거칠기 정도에 미치는 영향을 모델링 하였다.

2. 실 험

2.1 실험 과정

| 인자 | 범위 |
|-----------------------|-------------|
| Micro Etch Time | 30~90 sec |
| Micro Etch Bath Temp. | 15~35 °C |
| Chemical B | 5~15 wt% |
| Chemical C | 0.1~0.3 wt% |

표1. 입력 인자의 범위

본 연구에서는 무전해주석도금 공정에서의 micro etch의 조건변화에 따른 표면 거칠기 정도를 정량적으로 분석하였다. 일반적으로 입력변수와 반응변수와의 상관관계를

분석하기 위해서는 많은 실험의 횟수가 요구되나 실험계획법 (design of experiment)을 사용하여 실험의 수를 줄일 수 있었다.

실험계획법이란 실험의 계획 방법을 의미하는 것으로 실험을 어떻게 하고, 데이터를 어떻게 취하며, 어떠한 통계적 방법으로 데이터를 분석하면 최소의 실험횟수에서 최대의 정보를 얻을 수 있는가를 계획하는 것이라고 정의할 수 있다[3]. 표1은 입력 변수의 범위를 나타낸 것으로 실험의 디자인은 MINITAB14를 사용하여 2-level factorial design을 하였고 실험의 신뢰성을 높이기 위해 center point 5개를 추가하여 총 21회의 실험을 실시하였다.




그림1. 무전해 주석도금 공정 과정

실험은 FR4위에 그림1의 과정을 거쳐 진행 되었고 acid clean, micro etch, plating 후에 현미경을 사용하여 표면의 이미지를 관찰한 후에 이미지 프로세싱을 통하여 표면 거칠기의 정도를 정량화 하였다.

2.2 이미지 프로세싱

기존에 사용되었던 표면 거칠기를 측정 하던 방법으로는 AFM, 표면조도 측정기 등이 있으나 이는 많은 샘플의 표면처리 전과 후의 표면 거칠기를 비교하기 어려우며 샘플 표면을 넓게 관찰하기 힘들다. 그래서 본 실험에서는 이미지 프로세싱을 통하여 표면 거칠기를 측정하였다. 측정은 표면처리 전과 후를 혼미경을 사용하여 측정한 후에 이 이미지를 이진화 하여 전체의 0과 1의 수를 퍼센트화 시켜 정량화 하였다.

표2는 표면 거칠기를 판정하는 표로 식 (1)과 같이 나타낼 수 있다. 여기에서 R 은 표면 거칠기를 나타내고 P_b 는 0, P_w 는 1의 퍼센트화된 값이다.

$$R(\%) = |P_b - P_w| - 100 \quad (1)$$

또한 표면 거칠기의 변화량(V_R)은 식 (2)와 같이 나타낼 수 있는데 B_R 은 표면 처리 전, P_R 은 표면 처리 후의 표면 거칠기이다. 이때 V_R 이 0보다 작으면 표면 처리 전보다 더 표면이 거칠어진 것을 의미한다.

$$V_R(\%) = B_R - P_R \quad (2)$$

| 0(%) | 1(%) | Roughness(%) |
|------|------|--------------|
| 0 | 100 | 0 |
| 25 | 75 | 50 |
| 50 | 50 | 100 |
| 75 | 25 | 50 |
| 100 | 0 | 0 |

표2. 표면 거칠기 판정 표

3. 결과 및 고찰

Pearson correlation of ME_V and Plating_V = -0.613
P-Value ≈ 0.003

표3. 상관분석 결과

Micro etch가 도금 후의 표면 거칠기에 어떠한 영향을 주는지 확인하기 위하여 상관분석을 실시하였다. 표3은 상관분석 결과로 micro Etch 후의 표면 거칠기의 변화량과 plating후의 표면 거칠기의 변화량은 서로 반비례한 관계가 있음을 알 수 있다.

그림2를 통해서 실험의 데이터가 정규분포임을 확인할 수 있고, 잔차 대 적합지 그래프를 통해서는 오차가 랜덤함을 확인 할 수 있다. 이러한 실험 결과를 가지고 회귀 분석을 통하여 그림3과 같은 모델을 만들었다.

| Source | DF | SS | MS | F | P |
|------------|----|---------|---------|------|-------|
| Regression | 3 | 276.570 | 92.1901 | 5.77 | 0.007 |
| Error | 17 | 271.612 | 15.9772 | | |
| Total | 20 | 548.182 | | | |

표4. 분산분석 표




그림2. Residual plots

$$\text{Plating_V} = 7.209 - 0.0853 \text{ M_E_V} + 0.01403 \text{ M_E_V}^{**2} - 0.001903 \text{ M_E_V}^{**3}$$




그림3. 회귀분석을 통한 Micro Etch Roughness와 Plating Roughness의 모델 및 SEM 이미지

4. 결론

본 연구에서는 주석도금공정에서의 micro Etch가 주석 표면 거칠기에 주는 영향을 분석하여 micro etch후의 표면 거칠기의 변화량과 도금후의 표면 거칠기의 변화량은 서로 반비례함을 확인하였다. 하지만 주석도금의 표면 거칠기 정도에 따른 그 표면의 특성은 규명하지 못하였다.

차후 연구로 도금의 표면 특성을 규명하기 위하여 bonding test, wetting test 등을 통한 micro etch에 따른 표면 특성 향상을 위한 연구가 수행중이다.

참고 문헌

- [1] Sanka Ganesan, Michael Pecht, Lead-free Electronics, IEEE, 2006.
- [2] A. Sriyarunya, D. Bansal, "Matte Tin (Sn) Plating of Semiconductor Devices Whisker Growth Study," IPC/JEDEC 6th International conference on Lead Free Electronic Components and Assemblies, p. 1-11, 2004.
- [3] 박성현, 현대실험계획법, 민영사, 2004.