Implementation of Diplexer using Heterogeneous Dielectric Multilayer Organic Substrate

이종 유전율의 다층 유기물 기판을 이용한 diplexer 구현

  • Lee, Jae-Yong (Electronic Materials and Packaging Research Center, Korea Electronics Technology Institute) ;
  • Moon, Byung-Moo (Department of Electrical Engineering, Korea Univ.) ;
  • Park, Se-Hoon (Electronic Materials and Packaging Research Center, Korea Electronics Technology Institute) ;
  • Yoo, Chan-Sei (Electronic Materials and Packaging Research Center, Korea Electronics Technology Institute) ;
  • Lee, Woo-Sung (Electronic Materials and Packaging Research Center, Korea Electronics Technology Institute) ;
  • Kim, Jun-Chul (Electronic Materials and Packaging Research Center, Korea Electronics Technology Institute) ;
  • Kang, Nam-Kee (Electronic Materials and Packaging Research Center, Korea Electronics Technology Institute) ;
  • Park, Jong-Chul (Electronic Materials and Packaging Research Center, Korea Electronics Technology Institute)
  • 이재용 (전자소재패키징연구센타 전자부품연구원) ;
  • 문병무 (전기공학과 고려대학교) ;
  • 박세훈 (전자소재패키징연구센타 전자부품연구원) ;
  • 유찬세 (전자소재패키징연구센타 전자부품연구원) ;
  • 이우성 (전자소재패키징연구센타 전자부품연구원) ;
  • 김준철 (전자소재패키징연구센타 전자부품연구원) ;
  • 강남기 (전자소재패키징연구센타 전자부품연구원) ;
  • 박종철 (전자소재패키징연구센타 전자부품연구원)
  • Published : 2007.06.21

Abstract

본 논문에서는 SoP-L(System on Package-Laminates) 기술을 이용하여 이종의 유전율을 가진 유기물 적층 기반의 수동소자를 이용한 GSM/DCS 대역 분리용 diplexer를 설계, 제작하였고 그 특성을 고찰하였다. SoP-L 기술은 LTCC기술과 같은 타 SoP 기술과 비교해서 이종의 물질을 접합하는데 용이하고 공정비용이 저렴하다. 이러한 장점을 이용하여 캐때시터는 유전율 40의 고유전율 재료를 사이에 두고 구성하였고, 인덕터 부문에는 유전율 4률 적용, 정방혈 스파이럴 구조로 두 개 층으로 구성하여 소형화를 이룰 수 있었다. 제작 시에 구리와 유기물을 적층, patterning 하였고, 수직 via hole 을 형성하고 구리의 무전해, 전해 도금 과정을 거쳐 각 소자를 연결하였다. 이러한 과정을 거쳐 제작된 diplexer의 GSM 저역 통과 필터는 0.52 dB이하의 삽입손실과 20 dB 이상의 반사손실을 가지고 DCS 통과 대역 부근에 notch 가 존재하도록 설계함으로써 DCS 통과 대역에서 17 dB 이상의 저지특성을 나타내었다. DCS 고역 통과 필터는 1.2 dB 이하의 삽입손실과 16 dB 이상의 반사손실을 가지며 GSM 통과 대역 부근에 notch를 가지도록 설계하여 GSM 통과대역에서 32 dB 이상의 저지특성을 나타내었다.

Keywords