

NI-CRIO를 이용한 주파수 응답 분석 및 식별 시스템 구현

유호선, 김종규, 김수중, 김영철
충북대학교 전자공학과

Implementation of Frequency Response Analyzer using NI-CRIO and Its Application to System Identification

HoSun Ryu, JongKyu Kim, SuJong Kim, YoungChol Kim
Chungbuk National University

Abstract - 본 논문에서는 Personal Computer(PC)와 CompactRIO(CRIO)를 이용하여 주파수 응답 분석 및 식별 시스템을 구현하는데 중점을 두고 있다. 설계된 시스템을 이용하여 선형 전자회로를 대상으로 주파수 응답 실험을 실시하여 주파수 분석에 의한 모델을 추정함으로써 설계된 시스템의 정확성을 검증하였다.


1. 서 론

제어기를 해석적으로 설계하는 다양한 기법들이 개발되고 있다. 그러나 대부분의 산업현장에서는 경험에 의한 설계방식이 더 많이 사용되고 있다. 이는 시스템에 대한 모델 식을 유도하지 않고 제어기를 설계하기 때문에 생기는 문제이다. 모델 식을 유도하는 과정은 크게 두 가지로 나눌 수 있다. 첫째, 모델의 물리적 특성을 이용한 모델링 방법이 있고, 둘째, 시스템의 입출력 데이터를 이용한 모델링 방법이 있다. 첫 번째의 경우 시스템이 복잡해지면 모델 식을 유도하는데 많은 시간, 지식, 노력이 요구되기 때문에 그 응용이 쉽지 않다. 그러나 두 번째 방법의 경우 시스템의 입출력 데이터만 있다면 모델추정 식에 적용하여 비교적 쉽게 모델 식을 얻을 수 있는 장점이 있다. 그러나 주파수 응답을 이용한 시스템 식별의 경우, 시스템의 정보를 이용하여 쉽게 시스템을 식별할 수 있다는 장점에도 불구하고 고가의 주파수 분석 장치를 필요로 하기 때문에 이를 실제 시스템에 적용하는데 어려움을 겪게 된다. 이에 본 연구에서 이러한 문제를 해결하기 위해서 비교적 저가의 범용 장치들을 이용하여 고가의 주파수 분석 장치의 기능을 대체하는 시스템을 만들게 되었다.

시스템 구현에 사용된 National Instrument의 CompactRIO(NI-CRIO)의 경우 사용자가 개발 환경에 맞게 시스템을 구성할 수 있고, 비교적 쉽게 사용할 수 있다는 장점 때문에 제어기 설계에 많이 이용되고 있다[1][2]. 이에 본 논문에서는 NI-CRIO와 PC를 이용한 주파수 응답분석 장치 구현에 대한 내용을 기술하였고, 선형 전자회로의 주파수 응답 실험을 통해 설계된 시스템의 성능을 검증하였다.

2. 본 론


2.1 NI-CRIO를 이용한 주파수 응답 분석 시스템



〈그림 1〉 주파수 응답 분석 시스템 과정

설계된 주파수 응답 분석 시스템의 과정은 그림1과 같다. 일정한 주기의 정현파 신호를 시스템에 인가하고, 시스템의 응답을 취득하여 주파수 응답 데이터를 계산하게 된다. 각각의 기능들은 LabVIEW기반의 Graphic User Interface(GUI)방식으로 프로그래밍 되었으며 NI-CRIO 와 PC 에 나누어 실행된다.


2.1.1 시스템 구성



〈그림 2〉 시스템의 하드웨어 구성


주파수 응답 시스템의 하드웨어 구성은 그림 2와 같다. 그림2에서 PC는 Host의 역할을 한다. Host는 전체 프로그램을 관리 해준다. 정현파 신호의 주파수를 결정해 주고, 취득한 응답데이터를 바탕으로 주파수 데이터를 계산 해주 준다. NI-CRIO는 Real-Time Controller(CRIO-9004), FPGA 그리고 Input/Output(I/O) module로 구성된다. I/O module은 사용자가 시스템

환경에 맞게 구성할 수 있다. 본 연구에서는 고속의 입출력 성능을 요구하기 때문에 그림 3과 같은 입출력 모듈을 사용하였다. Analog Input(AI) module은 8 채널, $\pm 60V$ 신호를 최대 800KS/s로 취득하고 12bit의 분해능을 갖는다. Analog Output(AO) module은 4개의 채널을 갖고 채널당 100KS/s로 $\pm 10V$ 의 신호를 내보내 준다. 시스템 구성별 기능에 대해서 살펴보자.



〈그림 3〉 Swept Sine Generation


위의 그림3은 Swept Sine Generation(SSG)를 담당하는 하드웨어 구성과 SSG의 진행 순서를 보여준다. Host에서 정현파의 주파수를 결정하면 FPGA에서 Sine신호를 생성 한다. FPGA는 3만 게이트를 가지며 40MHz로 동작한다. FPGA에서 생성된 Sine 신호는 AO module을 통해 시스템의 기준입력으로 인가된다.



〈그림 4〉 Data Acquisition


그림4는 Data Acquisition(DAQ)을 담당하는 하드웨어 구성과 DAQ의 진행 순서를 나타낸다. AI module을 통해 시스템의 정현파 응답과 기준입력 신호를 취득한다. AI module의 8개 채널 중 기준신호와 응답신호 각각 한 채널씩 사용하여 400KS/s로 신호를 취득한다. 이렇게 취득된 신호는 FPGA의 메모리로 이동되고 Direct Memory Access(DMA)방식에 의해 고속으로 PC에 전달되어 주파수 응답데이터를 계산하는데 사용되게 된다. 정현파 신호를 생성하고, 신호를 출력하고, 신호를 입력 받고, 받은 신호를 고속으로 전달하고, 신호를 분석하고 계산하는 일련의 과정이 각각의 하드웨어 환경에서 개별적으로 동작하고 유기적으로 연결되기 때문에 실시간으로 동작이 가능한 것이다.

2.1.2 주파수 응답 데이터 취득 알고리즘




〈그림 5〉 주파수 응답 데이터 취득 과정

주파수 응답 데이터 취득 알고리즘의 절차는 그림5와 같다. Host로 전송된 입출력 신호는 먼저 정상상태 응답인지 검증을 하게 된다. 응답 신호를 여러 번 받아 Peak값을 서로 비교해서 일정한 오차 범위 안에 오면 정상상태로 인정하도록 하였다. 응답신호가 정상상태 응답을 보이면 다음은 Peak/Zero Crossing Point 를 찾는다.



〈그림 6〉 Searching Peak/Zero Crossing Point

그림 6과 같은 정현파 신호의 Peak값과 Zero Crossing Point를 찾는 방법은 현재값(p_i)을 중심으로 이전(p_{i-1})과 이후 값(p_{i+1}) 3개의 데이터를 비교하며 각각의 값을 찾는다. 정확도를 높이기 위해 많은 데이터를 받아 평균을 취한다. Peak와 Zero Crossing Point로부터 위상을 구하는 것은 그림7과 같고 그 식은 아래와 같다.



〈그림 7〉 크기와 위상 계산

입력 기준신호는

$$u(t) = A \sin \omega t \quad (1)$$

$$y(t) = B \sin(\omega t + \theta) \quad (2)$$


크기는 M 은

$$M = \frac{B}{A} \quad (3)$$

위상 θ 는

$$\theta = \frac{\Delta T \times 360^\circ}{F} \quad (4)$$

2.2 실험결과




〈그림 8〉 저역 통과 필터

주파수 응답 시스템을 검증하기 위한 테스트 회로는 그림 8과 같다. Low pass filter 앞단에 All pass filter를 추가하여 시스템의 차수를 1/3차 로 만들어 주었다. NI-CRIO의 진류 임피던스를 맞춰주기 위해서 Low pass filter 뒷단에 버퍼를 달아 주었다. 그림8의 공칭 모델 식은 (5)와 같다.

$$G(s) = \frac{V_o}{V_i} = \frac{-5 \times 10^5 s + 1.515 \times 10^9}{s^3 + 3230s^2 + 1.106 \times 10^6 s + 1.515 \times 10^9} \quad (5)$$

2.2.1 주파수 응답


주파수 응답 분석 시스템을 이용하여 Low pass filter의 크기와 위상 데이터를 취득한 모습은 그림 9와 같다.



〈그림 9〉 주파수 응답 분석 시스템


그림 10을 보면 위상과 크기는 저주파에서 실제 모델의 주파수 응답 데이

터와 공칭 모델의 주파수 응답 데이터가 거의 유사하게 나오지만 주파수가 커질수록 차이가 커지고 있다. 이는 응답신호의 크기가 줄어들면서 AI module내의 filter나 프로그램에서 노이즈를 제거하기 위해서 사용한 필터 프로그램의 영향 때문이다. 다양한 회로의 실험을 통해 차이를 보정하는 작업이 필요하다.



〈그림 10〉 공칭모델의 주파수응답 데이터와 실제 모델의 주파수 응답 데이터

2.2.2 시스템 식별



〈그림 11〉 추정된 모델의 주파수 응답

실제 모델의 주파수 응답 데이터를 이용하여 LSE(Least Square Estimation)[3] 기법을 이용하여 모델의 전달함수를 추정한 결과 그 주파수 데이터는 그림 11과 같다.

3. 결 론

본 논문에서는 NI-CRIO와 PC를 이용하여 고가의 주파수 분석 장치를 대신하는 시스템을 구현 하였고 실험을 통해 선형회로의 주파수 응답을 분석하고 시스템을 추정하여 시스템의 신뢰도를 검증하였다. 실험결과 공칭 모델의 주파수 응답과 측정된 모델의 주파수 응답이 정확히 일치하지는 않았지만 비교적 유사한 모양을 보인다는 것을 확인 할 수 있었다. 그러나 공칭 모델의 결과로 설계된 주파수 응답 분석 장치의 신뢰성을 검증하는 데는 부족한 면이 있다. 앞으로 상용화된 주파수 분석 장치와 비교 실험을 통하여 시스템의 성능을 보완하고 발전시켜야 한다.

감사의 글

본 연구는 한국철도기술연구원 위탁과제 (과제명: 굴절차량의 자동 조향 안내제어 알고리즘 개발)지원으로 이루어진 연구임.

[참 고 문 헌]

- [1] H.A. Basher and S.A. Isa, "LabVIEW-Based Position Control System with Synchro", *Proc. of*, pp.23-28, 2005.
- [2] A. Gomez and E. Goethert, "Control System Design using LabVIEW FPGA for a Digital Picture Kiosk", *Proc. of American control conf.*, pp.14 06-1409, Mineapolis, USA, June, 2006.
- [3] A. Datta and M. Walsh " Design and Implementation of a Controller for the SBW System", *Univ. Southern California*, Los Angeles, USA.