Temperature-Aware Datapath Synthesis Utilizing Multiple Voltage and Module Binding

다중 전압과 모듈 배정을 활용한 온도 고려의 Datapath 합성

칩의 온도 상승에 대한 우려는 최근 점점 가시화되고 있다. 즉, 설계 집적도의 증가에 따른 전력 소모 밀도의 증가는 바로 칩 온도 상승으로 이어지고 있다. 이러한 칩 온도 상승은 성능 저하와 패키징 비용 증가 뿐 만 아니라, 칩의 신뢰성 칩 수명에서도 나쁜 악영향을 초래한다. 본 연구는 칩 온도 상승을 억제하기 위한 상위 단계 합성을 제안하고 있다. 구체적으로 본 연구의 핵심은 다중 전압 할당과 연산에 대한 모듈 바인딩(배정)을 동시에 고려한 새로운 저온도 설계 기법을 시도한다. 과거의 이중 threshold 전압 할당과 모듈 바인딩은 각각 누설 전류와 동적 전류를 줄이기 위해 적용된 반면 본 연구는 온도 최소화 측면에서 연구를 시도한 점에서 다른 설계 가능성을 보여 준다고 하겠다.