

## 상변화 메모리 응용을 위한 $\text{Ge}_1\text{Se}_1\text{Te}_2$ 박막의 셀 구조에 따른 전기적 특성

나민석, 임동규, 김재훈, 최혁, 정홍배  
광운대학교 전자재료공학과

### Electrical characteristic for Phase-change Random Access Memory according to the $\text{Ge}_1\text{Se}_1\text{Te}_2$ thin film of cell structure

Min-Seok Na, Dong-Kyu Lim, Jae-Hoon Kim, Hyuk Choi, Hong-Bay Chung  
Department of Electronic Materials Engineering, Kwangwoon University

**Abstract** - Among the emerging non-volatile memory technologies, phase change memories are the most attractive in terms of both performance and scalability perspectives. Phase-change random access memory(PRAM), compare with flash memory technologies, has advantages of high density, low cost, low consumption energy and fast response speed. However, PRAM device has disadvantages of set operation speed and reset operation power consumption. In this paper, we investigated scalability of  $\text{Ge}_1\text{Se}_1\text{Te}_2$  chalcogenide material to improve its properties. As a result, reduction of phase change region have improved electrical properties of PRAM device.

#### 1. 서 론

차세대 메모리의 응용 분야로서 우리는 휴대전화, PDA, 모바일 PC 등에 휴대기기용 기술 개발에 힘을 쏟고 있다. 휴대기기가 요구하는 사양은 서버, 데스크톱 PC, 노트북 PC 등에서 요구하는 사양과는 다르다. 휴대기기에서는 특히 cost가 장기적으로 가장 중요한 요구 사항이다. 다음으로는 저 소비전력과 비휘발성이 중요하다. 휘발성 메모리는 전원을 지속적으로 인가하여 기기의 상태를 보존해 주어야 하지만, 비휘발성 메모리는 전원이 꺼져도 저장된 정보가 보존되기 때문에 소비 전력을 크게 낮출 수 있다. 다음으로 요구되는 중요한 특성 중 하나는 logic compatibility이다.

이상의 열거된 관점에서 보면, 현재 양산중인 메모리들은 각각 근본적인 문제점을 안고 있음을 알 수 있다. 컴퓨터 주기억장치 등에 사용되는 DRAM은 cost가 낮고 random access가 가능하지만, 휘발성이라는 단점을 가지고 있다. 한편 비휘발성 메모리의 대표주자인 플래시 메모리는 cost, 저 소비전력 및 logic compatibility 측면에서 유리하지만 random access가 불가능하기 때문에 동작속도가 느리다는 단점을 보유하고 있다. 이러한 근본적인 문제를 극복하기 위해서, 기존의 DRAM, 플래시 메모리들의 장점만을 융합한 차세대 메모리의 필요성이 대두되고 있다. 차세대 비휘발성 메모리 기술의 하나로 최근 큰 관심을 받고 있는 상변화 메모리(Phase Change Random Access Memory ; PRAM)는 비정질과 결정질 간의 광학적, 전기적 스위칭 현상을 나타내는 칼코게나이드 재료를 이용한 기술로서 1969년 Ovshinsky와 1977년 Adler는 전류펄스를 이용한 칼코게나이드 계물질의 스위칭 현상을 보고한 바 있다.[1]

즉, 전기적인 신호로 비정질과 결정질과의 전향 차이 혹은 전류의 차이를 메모리의 개념으로 도입하였다. 이러한 On-Off 전이 특성은 1970년대 이후 활발히 연구가 전개되어왔으며[2],[3], 그 후 상변화 기술은 재기록이 가능한 CD와 DVD 광디스크 저장매체의 발전으로 이어졌다.[4] 이러한 광학적, 전기적 디바이스 동작에 관한 기술의 발전은 상변화 메모리를 이해하는데 중요한 모태가 되었다.[5],[6]

비휘발성 상변화 메모리는 기록, 읽기속도, 반복적인 재기록 횟수 등을 포함한 성능에서 동적 램과 같은 급의 비슷한 성능을 가지며 상변화에 따른 저항 비율의 차이가  $10^4 \sim 10^5$ 정도로 크기 때문에 나노급 정보 비트의 형성을 통한 초고밀도화가 용이하여 경쟁 메모리인 자기 메모리나 강유전체 메모리에 비해 소자구조 및 제작공정이 단순하여 정보저장 및 처리 용량대비 저가격화 달성이 용이하다. 하지만 상용화 단계에 이르기까지 결정화 속도 및 리셋전류의 감소 등과 같은 해결해야 할 몇 가지 문제점을 짓고 있다.

본 논문에서는 이러한 문제점 해결 방안으로 새로운 상변화 재료인  $\text{Ge}-\text{Se}-\text{Te}$ 를 기반으로 한 구조적 변화에 따른 전기적 특성을 관찰하고, 소자 개선사항에 대해 알아보고자 한다. 상변화 메

모리에서 실제 상변화가 일어나는 칼코게나이드 영역과 하부 전극 사이의 접촉면 즉, 상변화 영역을 감소시킴으로써 상변화 영역 감소에 따른 전기적 특성을 측정하였다.

#### 2. 본론

##### 2.1 실험

본 논문에서는  $\text{Ge}_1\text{Se}_1\text{Te}_2$  삼원계 물질을 선택하였으며, 그 물리적 특성 및 전기적 특성은 참고문헌[7]의 내용 기초로 하였다. 새로운 상변화 물질인  $\text{Ge}_1\text{Se}_1\text{Te}_2$  물질의 제조는 전통적인 melt-quench 법에 의하여 만들어졌다. 우선 진공 봉입하기 위한 석영관에 질산과 왕수를 각각 24시간 담아 유기물질과 무기물질을 제거하였다. 남아 있는 왕수를 제거하기 위하여 아세톤, T.C.E., 메탄올, 초순수 순으로 초음파 세척기에 넣어 세척하였다. 세척한 석영관을 공기 중에 24시간 방치하여 석영관 내부의 습기를 제거하고 석영관에 평양한 시료를 담아 진공 봉입하였다. 진공 봉입된 석영관을 rotation furnace에 넣고 각 물질의 녹는점에 맞추어 200°C와 600°C에서 각각 2시간씩 가열한 후 1000°C에서 48시간 유지하였다. 가열이 끝난 석영관을 공기중에서 금방하여 비정질 칼코게나이드 재료를 제작하였다. 소자는 oxidation 된 P-type Si 기판위에 제작하였다. 하부 전극은 E-beam system을 사용하여 Al 300nm를 증착하였다.




<그림 1> 제작된 sample의 구조도

하부 전극과 상부 전극을 분리시키기 위하여 sputter system을 사용하여  $\text{SiO}_2$  200nm를 증착한 후 contact aligner를 사용하여 patterning을 하고 RIE system을 사용하여 상변화 물질을 증착할 via hole을 etching하였다. via hole의 면적은 각각 500 m $\times$ 500 m, 100 m $\times$ 100 m, 50 m $\times$ 50 m로 제작하였다. 상변화 물질의 증착은 thermal evaporation system을 이용하였고, 증착 후 비정질 상을 유지시키기 위하여 증착율을 1.0-1.5 Å/s로 하였다. patterning한 PR을 제거한 후, 상부 전극을 하부 전극과 같은 방법으로 300nm 증착하였다. <그림 1>에 이와 같은 과정에 의해 만들어진 소자의 구조도를 나타내었다. 전기적 측정은 semiconductor parameter analyzer(agilent-4155b)와 multimeter(keithley-model 220)을 사용하여 전압 소스에 대한 저항의 관계를 측정하였다.


##### 2.2 결과 및 고찰

over programming을 방지 하기 위하여 제작된 소자에 대한 전기적 특성 실험은 초기 수 MΩ의 저항에서 set pulse에 의해 set 상태로 변화해서 다시 reset pulse에 의해 reset 상태로 돌아오는 과정을 거친 후에 측정 되었다. Initial stress 이후에 저항은 수십 KΩ으로 측정 되었다. <그림 2>는 상변화 물질과 하부 전극의 접촉 면적을 500 m $\times$ 500 m으로 제작한 sample의 전기적 특성 나타낸 것이다.




**<그림 2> 접촉 면적 500 m×500 m로 제작된 sample의 전압-저항 관계**

접촉 면적을 500 m×500 m으로 제작한 sample에서는 <그림 2>에서 보는 것과 같이 set 동작에서 7.9V의 전압과 80ns의 pulse width를 필요로 하였고, reset 동작에서는 8.3V와 50ns의 pulse width를 필요로 하였다. <그림 3>은 접촉 면적이 100 m×100 m로 제작된 소자의 전기적 특성을 나타낸다.



**<그림 3> 접촉 면적 100 m×100 m로 제작된 sample의 전압-저항 관계**

접촉 면적이 100 m×100 m로 제작한 소자에서는 <그림 3>에서 보는 것과 같이 set 동작에서 7.4V의 전압과 50ns의 pulse width를 필요로 하였고, reset 동작에서는 7.8V와 30ns의 pulse width를 필요로 하였다. <그림 2>의 500 m×500 m의 접촉 면적으로 제작된 소자와 비교하여 set, reset 동작 시 전압과 pulse width가 모두 감소한 것을 확인할 수 있다. 이것은 접촉 면적의 감소에 의해서 상변화 물질과 하부 전극 사이의 저항이 커지고 더 작은 전압에서도 500 m×500 m의 접촉 면적으로 제작된 소자보다 더 많은 열을 발생한 결과로 사료된다. <그림 4>에는 50 m×50 m의 접촉 면적으로 제작된 sample의 전기적 특성을 나타내었다.



**<그림 4> 접촉 면적 50 m×50 m로 제작된 sample의 전압-저항 관계**

50 m×50 m의 접촉 면적으로 제작된 sample에서는 <그림 4>에서 보는 것과 같이 set 동작 시 7.1V의 전압과 50ns의

pulse width가 사용되었고, reset 동작 시에는 7.3V의 전압과 30ns의 pulse width가 사용되었다. <그림 2>의 500 m×500 m의 접촉 면적으로 제작된 소자와 비교하여 전압과 pulse width에서 월등히 향상된 특성이 나타나는 것을 확인하였다. 특히, 50 m×50 m의 접촉 면적으로 제작된 sample이 다른 두 소자에 비하여 reset 동작 에너지가 크게 향상되었다. 결과적으로 소자의 접촉 면적 감소에 의하여 소비 전력 및 소자의 동작 속도가 향상되는 특성을 관찰할 수 있었다.

### 3. 결 론

본 논문에서는 새로이 개발된 Ge-Se-Te 계 상변화 물질을 이용한 소자 구조 개선에서 관한 실험을 진행하였다. 상변화 물질과 하부 전극 사이의 접촉 면적을 500 m×500 m, 100 m×100 m, 50 m×50 m로 제작하여 접촉 면적 감소에 따른 상변화 메모리의 전기적 특성을 관찰하였다. 실험 결과, 접촉 면적의 감소에 따라서 소비 전력 및 동작 속도 면에서 향상된 특성이 타나는 것을 관찰할 수 있었다. 접촉 면적 감소에 따른 소자의 소비 전력 감소와 동작 속도의 향상은 상변화 물질과 하부 전극 사이의 접촉면에서 접촉 면적의 감소에 따른 저항 증가에 의하여 발생하는 열효율이 증가된 결과로 보인다. 본 실험에서 제작 된 샘플에서 가장 작은 접촉 면적인 50 m×50 m된 소자에서 set 동작에서 7.1V의 전압과 50ns의 pulse width를 사용하였고, reset 동작에서는 7.3V와 30ns의 전압과 pulse width를 사용하였다. 결과적으로 소자의 접촉 면적이 감소할수록 상변화 메모리의 문제점인 set 동작 속도와 reset 소비 전력의 문제점을 해결할 수 있을 것으로 보인다. 또한, 본 실험에서 얻어진 set 동작 속도와 구조 및 재료의 개선에 의한 set, reset 소비 전력을 감소시킨다면 상변화 메모리의 상용화를 앞당길 수 있을 것으로 기대된다.

### 감사의 글

본 연구는 정보통신부 및 정보통신연구진흥원의 대학 IT연구센터 지원 사업의 연구결과로 수행되었음 (IITA-2006-C1090-0603-0018)

### [참 고 문 헌]

- [1] Richard Zallen, "The Physics of Amorphous Solid", John Wiley & Son, Virginia, p.30, 1983.
- [2] Hong-Bay Chung\*, Chang-Yup Park\*\*, "Electrical Characteristics of the Thin Film Interface of Amorphous Chalcogenide Semiconductor", Yensei Univ\*\*, Kwangwoon Univ\*, Dec. 14, 1979.
- [3] Hong-Bay Chung, "Transition Characteristics of ON-OFF State of Amorphous Chalcogenide Semiconductor", Kwangwoon Univ, Mar. 1980.
- [4] N. Yamada, E. Ohno, K. Nishiuchi, N. Akahira, M. Takao, "Rapid-Phase transition of GeTe-Sb<sub>2</sub>Te<sub>3</sub> pseudo-binary amorphous thin film for an optical disk memory.", J. Appl. Phys., vol.69 #5, p.2849-2857, 1991.
- [5] G. Wicker, "Nonvolatile, high Density, high performance phase change memory.", SPIE, vol.3891, p.2-9, Oct, 1999.
- [6] G. Wicker, "A comprehensive model of submicron chalcogenide switching devices.", Ph.D. Dissertation, Wayne State Univ, Detroit, MI 1996.
- [7] Sung-jun Yang, et al., "Electrical switching studies of Se-doped germanium telluride glasses", pp.262-263, Microprocesses and Nano-technology conference, 2004.