

80C196KC를 이용한 과전류 계전 알고리즘 구현

김형규, 이봉현, 강상희
 명지대학교 차세대전력기술연구센터

Implementation of an Over-Current Relaying Algorithm Using 80C196KC

Hyung-Kyu Kim, Bong-Hyun Lee, Sang-Hee Kang
 Next-generation Power Technology Center, Myongji University

Abstract - An Over Current Relaying algorithm using 80c196kc micro processor was realized in this paper. This OCR Algorithm was verified with simulated fault signal. The fault signal was made by EMTF and realized by DOBLE to compare H/W test with S/W test. This simulations showed similar result between H/W and S/W test.

1. 서론

계전기는 전력 IT산업의 핵심 기술이 집약되어 있는 중요한 기기다. 계전기의 동작 원리와 특성, 방식 등을 직접 구현하고 동작특성을 확인함으로써 이론만으로 알 수 없는 여러 가지 새로운 해결 과제 및 데이터의 활용에 관련한 여러 아이디어를 얻을 수 있다.


계전기는 보호 대상과 방식에 따라 여러 가지 방식으로 구분되지만, 본 논문에서는 비교적 가장 간단하고 기본이 되는 과전류 계전기의 동작 알고리즘을 16비트 프로세서인 Intel 사의 80C196KC로 구현하였다. A/D 변환은 주기 당 16샘플로 하였고 알고리즘은 DFT기반의 어셈블리로 작성하였으며 LPF 및 2.5V의 OFFSET 회로를 통하여 교류 입력신호를 196보드가 인식 할 수 있도록 하였다.

2. 본론

2.1 과전류 계전기의 H/W 구현


과전류 계전기는 허용 전류를 초과하는 전류가 흐를 때 이를 감지하여 차단기에 Trip신호를 출력하는 계전기이다. LPF를 통과한 입력신호를 A/D 컨버터를 이용하여 샘플링하고 이 데이터를 이용하여 신호의 RMS값을 산출, 허용전류와 비교하게 된다. 과전류 감지 시에는 TC곡선에 의한 딜레이 타임을 계산하여 이 딜레이 시간이 경과한 후 Trip 신호를 차단기로 출력한다. [1]

과전류 계전기의 기본 기능을 구현하기 위해 사용된 80C196KC는 16MHz 클럭의 오실레이터를 사용하여 8MHz의 동작 클럭을 가지고 있으며 8개의 아날로그 입력 및 RS-232 포트가 있다.[4] 그림 1은 본 논문에서 사용한 80C196KC H/W 보드를 보인 것이다.




<그림 1> 80c196kc 보드


아날로그 신호를 디지털화할 때 발생하는 중첩오차(Aliasing Error)를 방지하기 위해 차단 주파수 480Hz, 이득 0.1의 Butterworth 2차 저역통과 필터를 사용하였으며, 그림 2는 사용된 저역 통과필터의 회로도이다. [2]



<그림 2> LPF 회로도




<그림 3> 필터 입력력 파형 (60Hz)



<그림 4> 필터 입력력 파형 (480Hz)

그림 3은 통과대역에서의 필터 특성을 오실로스코프로 측정된 것이며 60Hz, 최대값 5V인 신호의 입력시 최대값 4.8V의 출력이 나왔다. 그림 4는 차단대역에서의 필터 특성을 확인한 것으로 인 차단 주파수인 480Hz, 최대값 5V인 신호의 입력시 최대값 0.7mV 정도의 출력이 나왔다.

2.2 과전류 계전기의 S/W 구현



<그림 5> 알고리즘 흐름도

그림 5는 구현된 과전류 계전기의 알고리즘 흐름도를 보인 것이며, 전력 주파수 성분의 페이저를 구하기 위해 식(1), (2)와 같은 이산 푸리에 변환 (Discrete Fourier Transform)을 사용하였다. [5]

$$I_{Re} = \frac{\sqrt{2}}{N} \sum_{j=0}^{N-1} v_t \cos\left(\frac{2\pi j}{N}\right) \quad (1)$$

$$I_{Im} = \frac{\sqrt{2}}{N} \sum_{j=0}^{N-1} v_t \sin\left(\frac{2\pi j}{N}\right) \quad (2)$$

$$I_{rms} = \sqrt{I_{Re}^2 + I_{Im}^2} \quad (3)$$

이산 푸리에 변환을 이용하여 계산된 전류의 실수값(I_{Re}), 허수값(I_{Im})을 이용하여 식(3)과 같이 실효값(I_{rms})을 계산하고, 계산된 실효값이 과전류 계전기의 픽업(Pick-Up)보다 큰 경우 계전기는 동작하게 되며, TC 커브에 따른 시지연 이후 차단기를 개방시키기 위한 차단신호를 발생시킨다.[1]

본 논문에서는 표 2와 같은 한국 전력 공사의 종합자동화용 디지털 과전류계전기 구매시방서[3]에 명기된 단락 과전류 요소의 한시특성을 적용하였다.

<표 2> 한국전력공사 종합자동화용 OCR TC 곡선


특성	T2/T20	T20	조정치
반한시	3.5 ~ 4.0	2.2 sec	10
공식	k	a	C
$t = \frac{k}{\left[\frac{G}{Gb}\right]^a - 1} + C$	0.11	0.02	0.42

여기서, G는 고장전류, Gb는 정정치

2.3 사례 연구

2.3.1 고장 모의


본 논문에서 구현한 과전류 계전기의 동작을 검토하기 위해 전력 계통의 과도현상 프로그램인 EMTP(Electro-Magnetic Transient Program)를 이용하여 100km 345kV 계통을 모델링하고 50Km 지점에서 전압 위상각 0도, A상 지락고장을 모의하였다. 그림 5는 모의된 고장전류를 보인 것이다. 모의된 고장 파형은 COMTRADE 파일 형식으로 변환한 후 DOBLE을 이용하여 H/W에 아날로그 신호로 입력하였다.



<그림 5> 지락고장시 전류 파형

2.4.2 소프트웨어 모의 결과


구현된 과전류 계전기의 H/W 테스트 결과 비교를 위해 C 언어를 이용하여 이산 푸리에 변환 및 과전류 계전기의 TC 곡선을 구현하였으며, 그림 6은 S/W 테스트 결과를 보인 것이다. 과전류를 검출하고 차단 신호가 나가기까지의 시지연은 약 1.35ms로 계산되었다.



<그림 6> DFT 결과 (S/W 테스트)

2.4.3 하드웨어 모의 결과

80C196KC의 펌웨어(firmware)는 H/W의 최적화된 동작 성능을 위해 어셈블러를 이용하여 프로그램 하였으며, 그림 7은 H/W 테스트 결과를 보인 것이다.



<그림 7> DFT 결과(H/W 테스트)

80C196KC의 A/D 변환은 최대 10bit이며 입력 신호는 0~5V 범위이므로 비교적 정확한 A/D 결과를 얻기 힘들고, 정수 연산만이 가능하고 32bit 연산이 불가능하여 이산 푸리에 변환시 소숫점 둘째자리까지의 연산이 가능하므로 H/W 테스트 결과의 정확성이 떨어지게 된다. 그러나 S/W 테스트 결과와 비교적 유사한 결과를 확인할 수 있었으며, 과전류를 검출하고 차단 신호가 나가기까지의 시지연은 약 1.53ms로 시뮬레이션 때보다 0.2ms 정도의 오차가 있었다.

3. 결론

본 논문에서는 80C196KC를 이용한 과전류 계전기 기본 기능을 구현하였다. 계전기 입력 신호를 만들기 위해 전력계통 과도현상 해석 프로그램인 EMTP를 이용하여 고장을 모의하였으며, 모의된 파형은 COMTRADE 파일 형식으로 변환한 후 DOBLE을 이용하여 H/W에 입력하였다. H/W의 펌웨어는 최적의 동작 성능을 위해 어셈블러를 이용하여 이산푸리에 변환 및 TC 곡선을 프로그래밍 하였으며, H/W 동작 결과는 C 언어를 이용한 테스트 결과와 비교함으로써 검증하였다. H/W 테스트 결과는 비교적 S/W 테스트 결과와 유사하였으나, A/D 변환기의 성능, 마이크로 프로세서의 연산 성능의 제약으로 인해 오차가 발생하였다. 향후 16bit A/D변환기, 고정 소숫점 연산이 가능한 DSP와 같은 수치연산 전용 프로세서를 사용하면 보다 우수한 과전류 계전기를 구현할 수 있을 것으로 기대된다.

감사의 글

본 연구는 과학기술부/한국과학재단 우수연구센터육성 사업의 지원으로 수행되었음 (차세대전력기술연구센터)

[참고 문헌]

- [1] J.Lewis Blackburn, "Protective Relaying"
- [2] 강상희, "IIR 필터설계", 명지대학교 차세대전력기술 연구센터, 2006
- [3] 한국전력공사 구매 시방서, 한전 송변전 보호계전팀, 2001
- [4] 차영배, "80196 기초부터 응용까지", 다다미디어, 2001
- [5] 강철호외 2, "신호 및 시스템", 생능출판사