

Hybrid 형태의 이중 대역 저잡음 증폭기 설계에 관한 연구

오재욱, 김형석
 중앙대학교 전자전기공학부

A Study on the Design of Hybrid Dual Band Low Noise Amplifier

Jae-Wook Oh, Hyeong-Seok Kim

School of Electrical and Electronics Engineering Chung-Ang University

Abstract - In this paper, we deal with a hybrid dual band low noise amplifier with tunable matching circuits for a Radio Frequency Identification(RFID) reader operating at 433MHz and 912MHz. The tunable matching circuit consists of the microstrip line, SMD component and varactor. Simulation results show that the S21 parameter is 17dB and 7.91dB at 433MHz and 912MHz, respectively. The noise figure is also determined to 3.56dB and 5.58dB at the same frequencies with a power consumption of 19.36mW.

1. 서 론


최근 다양한 무선 통신 시스템에 적용이 가능한 다중 모드, 다중 대역 RF 모듈에 대한 연구가 활발히 진행 중이다.[1][2] RFID 시스템의 경우 사용 국가 및 적용 분야에 따라 사용하는 주파수 대역이 다양하기 때문에 여러 주파수 대역의 RFID 신호를 처리할 수 있는 다중 대역 RFID 리더가 개발된다면, 하나의 리더로 다양한 분야로의 적용이 가능하다. 이러한 다중 대역 RFID 리더를 개발하기 위해서는 다중 대역 특성을 갖는 RF 모듈에 대한 연구가 필수적이다. 안테나의 경우, RFID 대역에 사용 가능한 이중 대역 안테나가 연구되고 있다.[3]

본 논문에서는 varactor를 이용한 Tunable 매칭 회로를 구성하고, 이를 이용한 Hybrid 형태의 이중 대역 저잡음 증폭기를 설계하였다. 매칭 회로를 단순한 구조로 구현하고자 varactor의 개수를 최소한으로 줄였으며, varactor에 인가되는 전압에 따라 433MHz, 912MHz에서 각각 동작하도록 설계하였다.

2. 본 론

2.1 이중 대역 저잡음 증폭기의 구조 및 설계 절차

그림 1은 varactor를 이용한 이중 대역 저잡음 증폭기의 구조를 나타내었다.



<그림 1> 이중 대역 저잡음 증폭기의 구조

일반적인 Common Source 증폭기의 경우, 이득과 잡음 지수에 따라 Γ_S 를 결정하게 되며, 결정된 Γ_S 를 만족시키기 위한 입력 매칭 회로를 구성하게 된다. varactor를 사용한 입력 매칭 회로를 구성하여, varactor에 인가된 전압에 따라 동작 주파수 f_1 에서는 Γ_S 가 Γ_{S1} 이 되고, 동작 주파수 f_2 에서는 Γ_S 가 Γ_{S2} 가 되도록 한다. 입력 매칭 회로가 구성된 후 Γ_{OUT} 은 각각의 동작 주파수에서 식 (1)로 계산할 수 있다.[4] 식 (1)에서 S_{11} , S_{21} , S_{12} , S_{22} 는 트랜지스터의 S 파라미터를 나타낸다.

$$\Gamma_{OUT} = S_{22} + \frac{S_{12}S_{21}\Gamma_S}{1 - S_{11}\Gamma_S} \quad (1)$$


식 (1)을 이용하여 각각의 동작 주파수에서 계산된 Γ_{OUT} 을 각각 Γ_{OUT1} , Γ_{OUT2} 라 하면, 출력 매칭 회로는 최대의 이득을 얻기 위해 식 (2)와 식 (3)을 만족하도록 설계한다.

$$\Gamma_{OUT1}^* = \Gamma_{L1} \quad \text{at } f_1 \quad (2)$$

$$\Gamma_{OUT2}^* = \Gamma_{L2} \quad \text{at } f_2 \quad (3)$$

출력 매칭 회로도 입력 매칭 회로와 마찬가지로 varactor를 사용하여 설계하며, varactor에 인가되는 전압에 따라 Γ_L 이 각각의 동작 주파수에서 Γ_{L1} , Γ_{L2} 로 바뀌도록 설계한다.

이중 대역 저잡음 증폭기의 설계 절차를 그림2에 나타내었다.



<그림 2> 이중 대역 저잡음 증폭기의 설계 절차

2.2 트랜지스터의 동작점 및 안정도 회로

이중 대역 저잡음 증폭기를 설계하기 위해 트랜지스터는 NEC사의 NE3509M04를 사용하였다. 드레인단 전압은 2V, 게이트단 전압은 -0.24V이며 소비 전력은 19.36mW이다. 마이크로스트립 라인을 구현하기 위해 유전율이 3.38인 Rogers사의 RO4003C 기판을 사용하였다.

RF 신호가 바이어스 라인을 타고 나가는 것을 방지하기 위해 바이어스 회로에 RF 초크를 구현하였다. 일반적으로 스테브의 길이가 $\frac{\lambda}{4}$ 인 Radial 스테브를 RF 초크로 많이 사용하지만, 낮은 동작 주파수로 인해 Radial 스테브의 크기가 커지기 때문에 33nH의 인덕터를 RF 초크로 사용하였다.


구성된 바이어스 라인과 트랜지스터를 이용하여 안정도를 확인하였다. 무조건 안정 조건인 $K > 1$, $|\Delta| < 1$ 을 만족시키기 위하여 드레인단에 적렬, 병렬로 저항을 연결하고 소스단에 마이크로 스트립 라인을 연결하였다. K-factor와 Δ 는 식 (4), 식(5)에 나타내었다.

$$K = \frac{1 - |S_{11}|^2 - |S_{22}|^2 + |\Delta|^2}{2|S_{12}S_{21}|} \quad (4)$$

$$\Delta = S_{11}S_{22} - S_{12}S_{21} \quad (5)$$

그림 3에서 바이어스 라인 및 안정도 회로와 K-factor 및 $|\Delta|$ 의 시뮬레이션 결과를 나타내었다. 시뮬레이션 시에는 Momentum을 이용한


EM 시뮬레이션 결과를 회로 시뮬레이션에 적용하여 시뮬레이션의 정확도를 높이고자 하였다. 그림 3에서 주파수 대역에서 무조건 안정 조건임을 확인할 수 있었다.



<그림 3> 안정도 회로 구성 및 시뮬레이션


2.3 Tunable 입력 매칭 회로 구성

입력 매칭 회로를 구성하기 위해, 각각의 동작 주파수에서의 이득과 잡음 지수를 고려하여 Γ_{S1} , Γ_{S2} 를 결정해야 한다. 이를 위해 두 개의 동작 주파수에서 Gain Circle과 Noise Figure Circle을 도시해 보았으며 이를 그림 4에 나타내었다.




<그림 4> 2개의 동작주파수에서의 Gain Circle과 Noise Figure Circle

그림 4에서 Γ_{S1} , Γ_{S2} 를 각각 $0.777 \angle -5.537^\circ$, $0.820 \angle 55.725^\circ$ 로 설정하였으며 이를 만족시킬 수 있도록 varactor를 이용한 tunable 입력 매칭 회로를 구성하였다. varactor는 Skyworks사의 SMV1215를 data sheet에서 제공하는 spice model을 이용하여 시뮬레이션 하였다. 그림 5는 바이어스 전압에 따른 varactor의 커패시턴스 변화를 나타낸다.



<그림 5> varactor SMV1215 시뮬레이션

가장 간단한 구조의 입력 매칭 회로를 구성하기 위해 varactor를 하나만 사용하였다. 433MHz와 912MHz에서의 입력 매칭 회로를 같은 구조로 각각 구성하는데, 하나의 커패시터만 용량 값을 다르게 하고 이를 제외한 다른 모든 마이크로 스트립 라인의 길이 및 SMD 소자 값을 모두 같게 설계한다. 설계된 2개의 입력 매칭 회로에서 용량 값이 다른 커패시터를 varactor를 대체하고, 각각의 매칭 회로에 적용되었던 커패시턴스 값을 구현하는 바이어스 전압을 찾게 되면 tunable 입력 매칭 회로가 완성된다. 입력 매칭 회로의 구성을 그림 6에 나타내었다.




<그림 6> tunable 입력 매칭 회로의 구조

2.4 Tunable 출력 매칭 회로 설계 및 전체 회로 시뮬레이션

입력 매칭 회로를 설계한 후, 출력 매칭 회로를 구성하게 된다. 먼저 각각의 동작 주파수에서 Γ_{OUT} 값을 식 (1)을 통해 구하고, 최대의 이득

을 얻기 위해 식 (2), 식(3)을 만족시키도록 출력 매칭 회로를 구성하게 된다. 출력 매칭 회로의 구성은 입력 매칭 회로와 마찬가지로 433MHz, 912MHz에서의 출력 매칭 회로를 커패시터 하나를 제외한 모든 소자들을 같게 설계한 후, 크기가 다른 커패시터를 varactor로 대체하는 방식을 사용하였다.

이중 대역 저잡음 증폭기의 전체 회로도를 그림 7에 나타내었으며 시뮬레이션 결과를 표1에 나타내었다.



<그림 7> 이중 대역 저잡음 증폭기 전체 회로도

<표 1> 이중 대역 저잡음 증폭기 시뮬레이션 결과

항 목	단 위	시뮬레이션 결과	
동작주파수	MHz	433	912
S21	dB	17.00	7.91
S11	dB	-7.85	-1.51
S22	dB	-18.76	-14.17
잡음 지수	dB	3.56	5.58
입력 매칭 varactor 바이어스 전압	V	2.8	4
출력 매칭 varactor 바이어스 전압	V	3.6	5
소비 전력	mW	19.36	19.36

3. 결 론

본 논문에서는 varactor를 이용한 간단한 구조의 tunable 매칭 회로를 구현하고, 이를 이용하여 433MHz, 912MHz RFID 대역에서 동작하는 이중 대역 저잡음 증폭기를 설계하였다. 시뮬레이션 결과 이득은 433MHz, 912MHz에서 각각 17dB, 7.91dB이며, 잡음 지수는 3.56dB, 5.58dB였다. S11은 각각 -7.85dB, -1.51dB이며, S22는 -18.76dB, -14.17dB이고, 소비 전력은 19.36mW로 계산되었다. 433MHz에서 동작하기 위해 입력 매칭 varactor에 2.8V, 출력 매칭 varactor에 3.6V의 바이어스 전압을 각각 인가했으며, 912MHz에서 동작할 경우 4V, 5V를 입력 매칭 varactor, 출력 매칭 varactor에 각각 인가하였다.

시뮬레이션 결과, 상대적으로 S11과 잡음 지수가 큰 것을 알 수 있는데, 이는 varactor를 1개 사용하는 단순한 구조의 입력 매칭 회로를 사용함으로써 인해, 원하는 Γ_{S1} , Γ_{S2} 에 정확한 매칭이 되지 않은 것으로 보인다. 향후, varactor를 여러 개 사용하여 구조가 복잡하더라도 원하는 임피던스에 정확히 매칭할 수 있는 tunable 매칭 회로의 설계 및 구현 방법에 대한 연구가 지속되어야 할 것으로 사료된다. 또한, 모듈의 소형화를 위해 hybrid 형태가 아닌 RFIC를 적용한 설계 및 구현 방법에 대한 연구가 필요할 것으로 보인다.

[감사의 글]

본 연구는 기초전력연구원의 전력선행기술 신규과제지원으로 함.

[참 고 문 헌]

- [1] Dong-Jun Lee, Duk-Sun Shim, Hyung-Kyu Kim, and Hyeong-Seok Kim, "Dual-band Slotted Patch Antenna with Diagonally Offset Feed for GPS and WLAN", KIEE International Trans. on EA, Vol.4-C, No.6, pp.310-313, 2004.
- [2] Hossein Hashemi and Ali Hajimiri, "Concurrent Multiband Low-Noise Amplifiers-Theory, Design, and application", IEEE Trans. on MTT, Vol.50, No.1, pp.288-301, Jan. 2002.
- [3] S.Jeon, Y.Yu and J.Choi, "Dual-Band slot-coupled dipole antenna for 900MHz tag and 2.45GHz RFID tag application", IEEE Electronics Letters, Vol.42, No.22, pp.1259-1260, Oct. 2006.
- [4] Guillermo Gonzalez. "Microwave Transistor Amplifiers Analysis and Design", prentice Hall, 1997