

광대역 고속 AFC 기법을 적용한 다중 대역 VCO의 설계

안태원, 윤찬근, 이원석, 문용

동양공업전문대학 전기전자통신공학부, 숭실대학교 전자공학과*

e-mail : twahn@dongyang.ac.kr

Design of Multi-Band VCO with Fast AFC Technique

Tae-Won Ahn, Chan-Geun Yoon, Won-Seok Lee, Yong Moon

School of Electrical Engineering, Dongyang Technical College

*School of Electronic Engineering, Soongsil University

Abstract

Multi-band VCO with fast response adaptive frequency calibration (AFC) technique is designed in 1.8V 0.18 μ m CMOS process. The possible operation is verified for 5.8GHz band, 5.2GHz band, and 2.4GHz band using the switchable L-C resonators for 802.11a/b/g WLAN applications. To linearize its frequency-voltage gain, optimized multiple MOS varactor biasing technique is used. In order to operate in each band frequency range with reduced VCO gain, 4-bit digitally controlled switched-capacitor bank is used and a wide-range digital logic quadricorrelator is implemented for fast frequency detector.

I. 서론

최근의 다중 대역 다중 모드 송수신기에서 국부 발진 주파수 생성을 위한 VCO는 광역 특성을 구현하는데 있어서 매우 중요한 역할을 수행한다. 광역 주파수 특성을 갖는 VCO를 설계하는 바람직한 방법은 스위칭이 가능한 캐패시터 뱅크 형태로 LC VCO를 설계하는 방법이다[1].

이것은 이진 배열로 구성된 캐패시터 뱅크를 선택적으로 스위칭함으로써 비교적 작은 VCO 이득으로도 광역 송수신기가 필요로 하는 넓은 대역의 주파수를 생성시키게 된다. 그러한 캐패시터 뱅크의 스위칭이 자체적으로 이루어지도록 하는 방법이 AFC (Adaptive Frequency Calibration) 기법이며, AFC 기법의 구현에 있어서는 주파수의 비교 기능이 핵심이 된다[2].

II. 다중 대역 VCO의 설계

본 논문에서 설계한 VCO는 최근의 무선 랜용 송수신기에 적용할 수 있도록 5.8GHz 대역, 5.2GHz 대역, 그리고 2.4GHz 대역을 단일 칩에서 동시에 지원할 수 있도록 한다. 그림 1과 같이 바이어스 전류가 있는 P-core를 기본 구조로 선택하였으며, L-C 스위칭 기법을 적용하여 표 1에 정리된 바와 같이 3가지 대역의 주파수를 선택적으로 생성하는 것이 가능하도록 설계하였다. 또한 베랙터 바이어스 전압을 0V, 0.9V, 1.8V의 3가지로 사용하여 동작 범위를 중첩함으로써 0V~1.8V의 전체 제어 전압의 범위 내에 걸쳐서 캐패시턴스 값이 균일한 선형 특성을 갖도록 설계하였다. 3가지 주파수 대역 선택 조건에 따른 VCO 회로의 모의 실험 결과는 그림 2에 나타낸 바와 같고, 완성된 레이아웃은 그림 3과 같다.




그림 1. 선형 특성을 개선한 다중 대역 VCO

표 1. L-C 스위칭에 의한 대역 선택

V_{sw0}	V_{sw1}	유효 L, C	주파수 대역[GHz]
HIGH	LOW	L_0, L_1, C_v	5.725~5.825
HIGH	HIGH	L_0, L_1, C_v, C_0, C_1	5.150~5.325
LOW	LOW	L_0, L_1, L_2, L_3, C_v	2.412~2.484




그림 2. 설계된 VCO의 주파수 특성




그림 3. 설계된 다중 대역 VCO의 레이아웃

III. WDLQ 기반 AFC 블록의 설계

AFC 블록은 현재의 VCO 클록이 기준보다 빠르면 뱅크 코드를 높여서 VCO 주파수를 낮추고, VCO 클록

이 기준보다 느리면 뱅크 코드를 낮추어 VCO 주파수를 높이는 동작을 수행한다.

본 논문에서 설계한 광역 디지털 로직 직교상관기(WDLQ)에 기반한 AFC의 블록도는 그림 3과 같다. 광역 디지털 로직 직교상관기는 클록 주파수의 ± 100 % 범위까지 보다 넓은 주파수 오프셋을 검출하는 특성을 나타낸다[3]. 이진 검색 알고리듬을 이용하여 구현된 AFC 블록의 코드 결정을 보여주는 모의실험 결과는 그림 5에 나타내었다.




그림 4. WDLQ-기반 AFC의 블록도




그림 5. AFC 블록의 코드 결정 ($0 \rightarrow 8 \rightarrow 4 \rightarrow 6 \rightarrow 5$)

IV. 결론

본 논문에서는 광대역 디지털 주파수 검출기를 이용한 고속 AFC 기법이 적용된 다중 대역 다중 모드 VCO를 설계하였다. 1.8V 0.18 μ m CMOS 공정을 사용하였으며, 인덕터 및 캐패시터를 스위칭하는 방법을 적용하였으며, 4비트 캐패시터 뱅크를 사용하고, 광대역 고속 AFC 기법을 구현하여 그 동작을 확인하였다.

참고문헌

- [1] Han-il Lee et al., IEEE JSSC, Volume 39, No. 7, pp.1164–1169, July 2004.
- [2] Kun-Seok Lee et al., Proceedings of ESSCIRC, pp.181–184, July 2005.
- [3] C.G. Yoon et al., IEICE Trans. on Commun., vol. E82-B, No. 1, pp. 192–195, Jan. 1999.