

# DSP를 이용한 위상 천이 풀-브릿지 컨버터의 디지털 제어기 구현

임수현\*, 임정규\*, 정세교\*, 이현우\*\*  
경상대학교 전기전자 공학부\*, 경남대학교\*\*, \*\*

## Implementation of Phase Shift Full-Bridge PWM Converter Using DSP

Soo-Hyun Lim\*, Jeong-Gyu Lim\*, Se-Kyo Chung\*, Hyun-woo Lee\*\*  
Gyeongsang National University\*, Kyungnam University\*\*

### ABSTRACT

This paper present an implementation of digital control system for a phase-shift full-bridge converter using a digital signal processor. The digital control of phase-shift full-bridge converter provides many advantageous of easily generating various phase-shift timing and implementing a complex voltage and current control algorithm. The digital controller is implemented using the DSP TMS320F2812 and the converter and controller operation is proved through the experimental results.

### 1. 서 론

위상천이 풀 브릿지 컨버터 (phase-shift full-bridge converter)는 부가적인 회로 없이 변압기의 누설 인덕턴스와 커패시턴스 그리고 스위치의 출력 커패시턴스의 공진을 이용하여 영전압 스위칭(이하 ZVS)이 가능하다. 따라서 스위칭 손실이 적으므로 고주파 스위칭 동작이 가능하여 전력 밀도 및 효율을 크게 향상 시킬 수 있는 장점이 있다<sup>[1]</sup>. 따라서 대용량의 Isolated DC/DC 컨버터로 많이 적용되고 있다.

위상천이 풀 브릿지 컨버터에서 ZVS 동작이 이루어지기 위해서는 진상 레그(leg)들과 지상 레그들 간의 정확한 스위칭 타이밍과 진상 레그와 지상 레그의 정확한 위상천이 (phase shift) 타이밍을 요구한다. 기존의 ZVS 기능이 내장된 상용 PWM 컨트롤러는 주파수, 부하 및 입력 전압의 변동, 소자 특성 등과 같은 영향에 의해 이러한 ZVS 요구 조건을 만족시키지 못하는 경우가 발생하게 된다<sup>[4]</sup>.

이러한 단점은 디지털 프로세서를 사용하는 디지털 제어기 를 이용하여 정확한 타이밍의 고속 스위칭을 함으로써 개선 할 수 있다. 따라서 본 논문에서는 DSP TMS320F2812를 이용하여 위상천이 풀-브릿지 컨버터를 구현에 대하여 기술하였고 실험을 통하여 그 타당성을 검증하였다.

### 2. 위상천이 풀-브릿지 컨버터

#### 2.1 시스템 구성

그림 1은 위상천이 풀-브릿지 컨버터의 전체적인 구성을 나타내고 있다. 시스템의 구성은 풀-브릿지 단과 출력단, 그리고

DSP를 이용한 디지털 제어기로 구성되어 있다. 디지털 제어기에서는 ZVS를 위해 필요한 게이트 신호를 발생하며 출력전압과 전류를 제어하는 알고리즘이 수행된다. 전압과 전류의 피드백은 DSP에 내장된 A/D 변환기를 이용한다.




그림 1 위상천이 풀-브릿지 컨버터  
Fig. 1 Phase shift full-bridge converter

#### 2.2 위상천이 풀-브릿지 컨버터의 동작원리

그림 2는 위상천이 풀-브릿지 컨버터의 회로의 동작 전압, 전류 과형을 나타내고 있다. ZVS를 위해 풀-브릿지 컨버터의 진상 레그(Q1 또는 Q3)와 지상 레그(Q2 또는 Q4)의 스위칭으로 제어된다. 그리고 변압기의 누설인덕턴스, 기생커패시턴스와 MOSFET의 출력 커패시턴스의 충·방전하는 에너지의 공진에 의해서 ZVS가 이루어진다. 한쪽 진상 레그(Q1 또는 Q3)가 커지면 출력 커패시턴스는 충전을 하고 다른 쪽 진상 레그(Q3 또는 Q1)는 방전을 한다. 이때 변압기 누설 인덕턴스와 2차측 에너지의 전달에 의해 MOSFET 내부의 역 병렬 다이오드가 도통되어 양단 전압은 0V가 되고 이때 ZVS가 이루어지게 된다.




그림 2 1차측 전압과 전류 파형

Fig. 2 The waveforms of primary voltage, current

### 3. DSP를 이용한 제어기의 구현

위상천이 풀-브릿지 컨버터를 제어하기 위해서는 데드 타임과 레그 간의 위상 차이가 용이한 PWM 신호가 발생되어야 한다. 기존의 아날로그 PWM IC들은 다양한 부하조건에서 ZVS 특성을 만족시키기 어렵다. 따라서 본 논문에서는 TMS320F2812 DSP에 내장된 Event Manager (EV)를 이용하여 게이트 신호를 생성하였으며 프로그래밍에 의해 데드타임과 레그 간의 위상을 쉽게 제어할 수 있다.

그림 3은 EV의 PWM 출력파형을 나타내고 있으며, D는 변압기 일차 측 전압의 드티 비이다. EV는 4개의 타이머가 있고 16개의 PWM을 출력 할 수 있다. 이중 타이머1, 3에는 3쌍의 PWM 출력이 있는데 이 쌍은 서로의 상보 값을 가진다. 본 논문에서는 EV PWM의 Up-counting mode를 사용하였다. 위상 차이 풀-브릿지 컨버터의 ZVS를 위해서는 MOSFET의 역 병렬 다이오드가 도통되어 영 전압이 된 타이밍에 스위칭을 하기 위한 적절한 데드타임이 필요하다. 그림에서 t0-t1은 진상 레그의 데드타임이고 t2-t3은 지상 레그의 데드타임이다. 이는 EV의 Deadband 기능을 통해 구현할 수 있다.

각 레그의 위상제어를 위해서 두 개의 독립적인 타이머를 사용하였다. 위상차를 주려면 지상 레그 쪽의 타이머는 진상 레그 쪽의 타이머 보다 위상차이의 시간만큼 뒤에 시작해야 한다. 이런 출력력을 구현하려면 지상 레그 쪽 타이머의 카운트 초기 값을 다음과 같이 변경해 주어야한다.

$$CNT_{lag} = \frac{T}{2} + (1 - D) \frac{T}{2} = (2 - D) \frac{T}{2}$$

(1)

$CNT_{lag}$ 는 지상 레그 쪽 카운트의 초기 값이다.

출력전압과 인덕터 전류의 제어를 위해 두 개의 제어루프를 구성하였으며 제어입력을 PWM 하여 컨버터를 제어하게 된다. 전압 및 전류의 궤환은 DSP 내부의 A/D 변환기를 이용하며 샘플링 주기는 스위칭 주파수와 동일한 100kHz로 설정하였다.




그림 3 EV PWM 출력 파형

Fig. 3 Waveforms of EV PWM Output

### 4. 실험결과

제안된 디지털 제어기의 타당성을 검증하기 위하여 실험을 수행하였으며, 입력전압은 48V이며 출력전압은 12V이다. 실험에 사용된 파라미터는 표 1에 주어져 있다.

표 1 실험 파라미터

Table 1 Experimental parameters

입력 전압	$V_i$	48 [V]
출력 전압	$V_o$	12 [V]
변압기 권선비	$n$	2
스위칭 주파수	$f_s$	100 [kHz]
변압기 누설인덕턴스	$L_{lk}$	4.36 [ $\mu H$ ]
변압기 커패시턴스	$C_{TR}$	50 [ $\mu F$ ]
MOSFET 출력 커패시턴스	$C_{MOS}$	640 [ $\mu F$ ]
출력 필터 인덕턴스	$L_f$	30 [ $\mu H$ ]
출력 필터 커패시턴스	$C_f$	150 [ $\mu F$ ]

그림 4는 EV에서 발생되는 PWM 파형을 나타내고 있다. 위상천이 및 데드타임이 소프트웨어로 계산되어 정확히 이루어짐을 볼 수 있다. 그림 5는 변압기 1차측 전압과 전류를 나타내고 있다. 그림 6은 Q2의 스위칭 순간에 게이트와 드레인 전압을 나타내고 있다. 드레인 전압이 영으로 떨어진 후 게이트 신호가 인가되어 ZVS가 정확히 이루어짐을 볼 수 있다. 그림 7은 입력전압과 출력전압을 나타낸다.




그림 4 PWM 출력 파형

Fig. 4 Waveform of PWM output




그림 5 변압기 1차측 전압과 전류

Fig. 5 Primary voltage and current of transformer




그림 6 Q2의 게이트 전압과 드레인 전압

Fig. 6 Gate and drain voltage of Q2




그림 7 입력 및 출력전압

Fig. 7 Input and output voltage

#### 4. 결 론

본 논문에서는 DSP를 이용한 위상천이 풀-브릿지 컨버터의 디지털 제어기의 구현에 대해서 기술하였다. ZVS를 위해 필요한 위상지연과 테드타임을 DSP의 소프트웨어를 이용하여 정확하게 구현하였고 실험을 통하여 100kHz 스위칭 시 ZVS가 일어남을 확인 할 수 있었다. 추후 과제로는 위상천이 풀-브릿지 컨버터의 출력전압과 전류제어를 위한 이산 시간 모델링 및 제어기의 설계와 고속 디지털 제어를 위한 전용 디지털 IC의 설계 등을 들 수 있다.

이 논문은 산업자원부에서 시행한 전력산업 인프라 구축지원사업의 지원에 의하여 수행된 연구결과입니다.

#### 참 고 문 헌

- [1] J. A. Sabate, V. Vlatkovic, R. B. Ridley, F. C. Lee, and B. H. Cho, "Design consideration for high-voltage high-power full-bridge zero-voltage-switched PWM converter", in Proc. IEEE APEC, 1990, pp. 275-284.
- [2] TMS320F28x Event Manager(EV) Peripheral Reference Guide(SPR065), TI, 2002.
- [3] TMS320x281x DSP Analog-to-Digital Converter(ADC) Reference Guide(SPRU060D), TI, 2005.
- [4] BILL ANDREYCAK, "PHASE SHIFTED, ZERO VOLTAGE TRANSITION DESIGN CONSIDERATIONS and the UC3875 PWM CONTROLLER", UNITRODE, 1997.