

PDP SMPS를 위한 전부하 고효율 비대칭 하프 브리지 컨버터

허태원, 나가하라 키요카즈, 오카다 요이치, 최홍균

삼성전기

High Efficiency Asymmetrical Half Bridge Converter for PDP SMPS

Tae-Won Heo, Kiyokazu Nagahara, Yoich Okada, Heung-Gyo Choi

Samsung Electro-Mechanics

ABSTRACT

A high efficiency half bridge converter for PDP in whole operation load range is proposed in this paper.

The ZVS(Zero Voltage Switching) in whole load range and high efficiency in low load range is achieved because the proposed converter is switched by fixed frequency asymmetrical duty ratio and resonant operation.

1. 서 론

최근 수요가 증가하고 있는 FPD(Flat Panel Display)중 PDP(Plasma Display Panel)는 많은 장점을 갖고 있지만 동적 부하로서 소비전력이 높다는 문제점 등이 대두 되어왔다. PDP TV에서 이러한 문제점을 극복하기 위해 패널 자체의 개선뿐만 아니라, 전원 공급을 담당하는 SMPS(Switching Mode Power Supply)의 역할 및 성능은 상당히 중요한 요소로 간주된다.

기존 PDP용 SMPS의 토플로지는 플라이백이나 포워드 컨버터가 적용되어 왔으나, 50인치이상으로 대형화되면서 하프 브리지 형태가 주류를 이루고 있다. 그 중 비대칭 하프 브리지 컨버터는 ZVS 동작으로 1차 FET의 스위칭 손실은 줄일 수 있지만 넓은 부하영역에서 ZVS 동작이 보장되지 않으며, 2차 정류 다이오드의 전압 스트레스가 매우 큰 단점이 있다. 또한 LLC 공진 하프 브리지 컨버터는 전 부하영역에서 ZVS 동작을 하지만 자화인덕턴스의 순환 전류가 크기 때문에 최소 부하영역에서 효율이 낮은 단점이 있다. 따라서, 비대칭 하프 브리지 컨버터와 LLC 공진 하프 브리지 컨버터는 화면 패턴에 따라 부하 변동이 극심한 PDP SMPS에 적용될 경우 상기와 같은 단점들은 큰 문제가 될 수 있다[1~3].

본 논문에서는 상기의 단점을 보완할 수 있는 PDP SMPS의 서스테인 컨버터로서 비대칭 하프 브리지 컨버터를 기본 구조로 하여 전체 부하영역에서 ZVS 동작을 확보하고 2차 정류 다이오드의 전압 스트레스를 줄일 수 있으며, 낮은 부하영역에서도 고효율로 동작하는 공진형 비대칭 하프 브리지 DC-DC 컨버터를 제안한다.

2. 본 론

2.1 기준회로

2.1.1 비대칭 하프 브리지 컨버터

그림 1은 출력 인덕턴스가 있는 기존의 비대칭 하프 브리지 컨버터이다. 턴-오프 상태에서 2차 정류 다이오드에 기본적으로 인가되는 역전압은 식 (1), (2)와 같다. 여기서, n 은 트랜스포머의 턴비이다.

$$V_{D1} = 2V_{in}D/n \quad (1)$$

$$V_{D2} = 2V_{in}(1-D)/n \quad (2)$$

트랜스포머의 누설 인덕턴스 L_r 를 이용하여 ZVS 동작이 가능하지만, 이 누설 인덕턴스로 인해 2차 정류 다이오드의 턴-오프시 식 (1)과 (2)의 기본 역전압에 링잉전압이 추가되어 높은 스트레스를 발생시킨다.




그림 1 기존 비대칭 하프 브리지 컨버터

Fig. 1 Asymmetrical half bridge converter

2.1.2 LLC 공진 하프 브리지 컨버터

LLC 공진 하프 브리지 컨버터는 그림 1과 비교해 출력 인덕턴스만 없으며 회로적으로는 동일하다. 전부하 영역에서 ZVS 동작을 확보하기 위해 L_r 값이 상대적으로 크게 설계되며, 이로 인해 LLC공진 탱크를 순환하는 자화전류가 증가하여 낮은 부하 동작시에 효율이 떨어지게 된다. 또한, 스위치 Q1과 Q2를 50%듀티로 주파수 변조(PFM)하여 출력전압을 조정하게 된다. 따라서, 설계시 스위칭 주파수 동작범위와 두 공진 주파수 $f_{r1} = 1/2\pi\sqrt{(L_r + L_m)C_r}$ 과 $f_{r2} = 1/2\pi\sqrt{L_r C_r}$ 를 고려하여 안정영역에서 동작하도록 공진요소가 설계되어야 하며, 과도상태에서 스위칭 주파수가 공진주파수 보다 낮은 ($f_{sw} < f_{r1}$) 비안정영역에서 동작할 경우가 고려되어야 하므로 설계가 용이하지 않다.

2.2 제안회로

그림 2는 본 논문에서 제안하는 공진형 비대칭 하프 브리지 컨버터이다. 회로 구성은 출력 인덕턴스가 없으며, 트랜스포머의 2차 권선을 센터탭 구조로 하지 않고 2차 정류용으로 브리지 다이오드를 사용하였다. LLC 공진형 컨버터와 동일한 구조를 하고 있으나, 비대칭 하프 브리지 컨버터와 같이 비대칭 PWM 드티로 스위칭하여 출력전압을 조정한다.

기존의 비대칭 하프 브리지 컨버터에 비해 누설 인덕턴스 L_r 를 크게 설계하기 때문에 전부하영역에서 ZVS가 확보되며, 2차 정류 다이오드에 인가되는 과도 링잉전압도 줄어든다. $Lr-Cr$ 공진 전류가 2차 측으로 여자되어 흐르므로 2차 정류 다이오드의 턴-온 및 턴-오프시 손실을 줄일 수 있다. 그리고, 기존의 LLC 공진형 하프 브리지 컨버터와 비교해서는 고정 주파수로 스위칭되므로 $f_{sw} > f_{r_2}$ 를 만족하도록 하여 공진요소 설계가 용이하며, 과도시에도 비안정영역($f_{sw} < f_{r_1}$) 동작 조건은 형성되지 않기 때문에 추가적인 보호회로 없이 항상 안정영역에서 동작시킬 수 있다. 또한, 낮은 부하에서 주 스위치의 드티비가 조정되어 순환전류를 감소시켜 효율을 향상시킬 수 있다.




그림 2 제안 공진형 비대칭 하프 브리지 컨버터

Fig. 2 Proposed resonant asymmetrical half bridge converter

그림 3은 고정주파수 비대칭 드티 스위칭에 따른 각부 파형을 나타내었다. 해석을 간단히 하기 위해 스위치 FET의 D-S간 기생 캐패시턴스로 인한 동작구간과 데드타임 구간에 대한 도시는 생략하였다. VDS1과 VDS2는 스위치 Q1, Q2의 Vds 전압, IQ1과 IQ2는 스위치 Q1, Q2의 Id 전류, ID1-ID4는 2차 정류 다이오드의 If 전류를 각각 나타낸다.




그림 3 스위칭에 따른 동작모드별 각부 파형
Fig. 3 Waveforms for operation mode

그림 4는 스위칭 동작에 따른 동작 모드별 등가회로이다.

동작모드 1은 Q1이 온 상태이고, Q2는 오프 상태로서 주 스위치 Q1을 통해 $Lr-Cr$ 공진전류가 흐르게 되며 Cr은 충전하기 시작한다. 트랜스포머를 통해 2차측으로 여자된 공진전류는 D1-D4를 통해 부하측으로 전달된다. 1 2차 전류 관계식은 식 (3)과 같다.

$$i_{Lr} = i_{Lm} + i_o / n \quad (3)$$

동작모드 2에서 Q1이 턴-오프 되면 $Lr-Cr$ 전류가 Q2의 body 다이오드를 통해 흐르고 Q2 양단이 영전압 상태에서 턴-온 되어 ZVS 동작한다. Cr이 충전 완료되면 동작모드 2는 종료된다.

동작모드 3은 Q1이 오프 상태이고, Q2가 온 상태이다. Cr에 충전된 전압이 방전되기 시작하여 Q2를 통해 $Cr-Lr$ 공진전류가 흐르게 된다.

동작모드 4에서 Q2가 턴-오프 되면 $Cr-Lr$ 전류가 Q1의 body 다이오드를 통해 흐르고 Q1 양단이 영전압 상태에서 턴-온 되어 ZVS 동작한다. Cr이 방전 완료되면 동작모드 4는 종료된다.




그림 4 동작모드별 등가회로

Fig. 4 Equivalent circuit for operation mode

3. 실험결과 및 고찰

제안한 공진형 비대칭 하프 브리지 컨버터는 PDP 서스테인 전압(Vs) 단의 550W(190V/2.8A)급으로 설계하여 실험하였다. 그림 5~8은 최소 및 최대부하 일

때의 스위치 전류, 전압과 다이오드 전류, 전압 파형으로 ZVS됨을 확인할 수 있으며, 그림 7에서는 최소부하에서 1차측 공진전류가 2차측으로 여자되어 효율이 향상된다는 것을 알 수 있다.




그림 5 FET 전류 및 전압 파형($P_o=38W$)
Fig. 5 FET current and voltage($P_o=38W$)




그림 6 FET 전류 및 전압 파형($P_o=533W$)
Fig. 6 FET current and voltage($P_o=533W$)




그림 7 Diode 전류 및 전압 파형($P_o=38W$)
Fig. 7 Diode current and voltage($P_o=38W$)






그림 8 Diode 전류 및 전압 파형($P_o=533W$)
Fig. 8 Diode current and voltage($P_o=533W$)

그림 9에서는 기존 LLC 공진형 하프 브리지 컨버터와 제안하는 방식의 효율을 비교하였다. 기존 방식의 경우 80W이하에서는 효율이 90%가 되지 않으며, 380W~500W 영역에서 96% 이상 효율로 동작한다. 하지만 제안한 방식의 컨버터는 50W~500W 이상의 전영역에서 96% 이상 높은 효율로 동작함을 알 수 있다.



(a) 기존 LLC 공진형 하프 브리지 컨버터 효율



(b) 제안하는 컨버터
그림 9 기존 LLC 공진형과 본 방식의 효율 비교
Fig. 9 Comparison of efficiency

4. 결 론

본 논문에서는 PDP SMPS용 고효율 하프 브리지 컨버터를 제안하였다.

스위칭 동작에 따라 공진전류를 형성하며 고정주파수로 드라이브비가 조정되므로, 전부하 영역에서 ZVS가 확보되고 낮은 부하영역에서도 효율이 높다는 것을 확인할 수 있었다 따라서, 본 논문에서 제안한 방식은 부하변동이 매우 큰 PDP용 서스테인 전압을 위한 컨버터로 적합하다.

참 고 문 헌

- [1] Robert L.Steigerwald, "A Comparison of Half-Bridge Resonant Converter Topologies", IEEE Trans. on PE, Vol.3, No.2, pp.174~182, 1988, April.
- [2] Praveen K.Jain, Andre St-Martin, and Gray Edwards, "Asymmetrical Pulse-Width-Modulated Resonant DC/DC Converter Topologies", IEEE Trans. on PE, Vol.11, No.3, pp.413~422, 1996, May.
- [3] Sang-Kyoo Han, Gun-Woo Moon, and Myung-Joong Youn, "A High Efficiency ZVS PWM Asymmetrical Half Bridge Converter for Plasma Display Panel Sustaining Power Module", Proceedings of PESC, pp.776~781, 2004.