

## 다중출력에 적합한 비대칭 하프브릿지 컨버터

현병철, 김우섭, 채수용, P.Agarwal, 조보형  
 서울대학교 전력전자 시스템 연구실, novasa@pesl.snu.ac.kr

### Optimized Asymmetrical Half-Bridge Converter to Multiple Output

B.C.Hyun, W.S.Kim, S.Y.Chae, P.Agarwal, Bo Cho  
 Power electronics System Laboratory in Seoul National University

#### ABSTRACT

본 논문은 중 전력, 고 입력 전압응용에서 많이 이용되는 비대칭 하프브릿지 PWM DC-DC 컨버터의 다중 출력 구성을 위한 최적의 설계 방식을 제안한다. 제안된 방식은 기본 PWM에서 부하에 따른 연속전류동작모드(CCM)의 구간을 늘려, 제어되는 전원의 부하 변동이 커더라도, 다중출력 되어지는 전원의 정상상태 동작점의 변동이 크게 발생하지 않도록 한다. 제어되는 비대칭 하프브릿지(ASHB)의 부하에 따른 시비율 변화가 작아지면 경 부하에서 변압기에 인가되는 전압의 크기가 줄어들어 다중 출력 되어지는 단의 전체적인 전압 스트레스가 감소한다. 또한 제안된 방식의 비대칭 하프브릿지 회로는 기존의 1차 측 전류 비대칭성을 보상하여 보다 넓은 부하 영역에서 영전압 스위칭이 가능하며 스위칭 손실과 이에 의한 EMI가 감소하게 된다. 제안된 방식은 기존 하드웨어와 비교하여 그 성능을 검증하였다.

#### 1. 서론

최근의 복잡해지는 전자, 전기 기기 시스템은 다양한 기능을 수행함에 따라 필요로 하는 부하량이 증가하며, 이에 따른 전압의 종류도 늘어나고 있다. 이러한 시스템에서 가격대비 최상의 성능을 얻기 위한 방법으로 다중출력 구성에 대한 연구가 활발하다. PDP 전원회로 경우, 셀 구동과 영상 처리등에 요구되어지는 다수의 전압원이 분산된 컨버터로 구성되어 있으며, 이로 인한 전체 전원 시스템 비용이 높으며, 부피 및 무게도 증가한다. 본 연구에서는 PDP 전원 회로의 다중 출력 구성을 위한 최적화된 서스테인 회로를 제안한다. 기존 비대칭 하프브릿지의 변압기 권선비를 최적 설계하여, 출력 부하가 크게 변하여도 그에 따른 서스테인 회로의 동작점이 변하지 않게 하여, 변압기에 인가되는 전압의 크기를 일정하게 할 수 있으며, 이는 다중 출력 단의 사용되는 정류회로의 전압 스트레스를 감소시키며, 정류 회로에 인가되는 입력 전압의 변동도 감소시킨다. 이로 인해 다중 출력 단 포스트 레귤레이션 회로 구성시 1차측과 동기될 필요가 없어지며, 시비율의 제한이 줄어든다. 또한 최적화된 권선비는 서스테인 회로 1차 측의 전류 비대칭성을 보완하여 자화 인덕턴스 전류의 크기를 작게 하면서도 넓은 부하영역에서 영전압 스위칭을 얻을 수 있도록 한다.

#### 2. 제안된 방식 동작 원리

##### 2.1 최적 비대칭 권선비 설계 위한 동작 분석

가장 기본적인 다중 출력 구성인 크로스 레귤레이션에 의한 다중 출력 방식의 경우 부하에 따른 정상상태 시비율이 크게 변함에 따라 DC 레귤레이션이 되지 않는 단점이 있다.<sup>[1]</sup> 이는 제어되어지는 전원단의 출력 인덕터 전류가 부하에 따라 연속 전류 모드에서 불연속 전류 모드로 동작하기 때문이다. 그림 1-(1)과 같은 PDP 유지 전원 회로로 이용되는 비대칭 전원 회로의 동작 모드 분석은 기존의 연구에서 많이 수행 되었다.<sup>[2][3][4]</sup> 그림 1-(2)의 제안된 방식에서는 중간 탭 방식의 변압기를 적용하여, 전압, 전류 방정식에 자유도가 있는 권선비 변수를 추가하여 출력 부하에 따른 동작영역 변화를 줄인다. S<sub>1</sub> 스위치의 시비율을 D라 하고 변압기 권선비를 각각 1:n<sub>1</sub>, 1:n<sub>2</sub>라고 두면 CCM, DCM 모드에 따른 인덕터 전류 방정식은 식 (1)과 같다.

$$\Delta I_L = \begin{cases} \frac{(1-D)(1-D)n_1 - Dn_2}{L_o} V_s D T_s, & \text{for CCM} \\ \frac{(1-D)(Dn_1 - Dn_2)}{D + \tau} V_s D T_s, & \text{for DCM} \end{cases}$$

where  $D_s = \frac{\sqrt{2L_o + D^2}}{\sqrt{RT_s}}$  (1)

$$M = \frac{V_o}{V_s} = \begin{cases} \frac{D(1-D)(n_1 + n_2)}{D + \tau}, & \text{for CCM} \\ \frac{D(1-D)(n_1 + n_2)}{D + \tau}, & \text{for DCM} \end{cases}$$

where  $\tau = \frac{2L_o I_o T_s V_s}{D(n_1(1-D) - n_2 D)}$  (2)




그림 1 기존 및 제안하는 방식의 비대칭 하프브릿지  
 Fig. 1 Conventional & proposed ASHB scheme

이 때 각 동작 모드에서 전압 이득은 식 (2)와 같으며, 식(1)과 (2)를 이용하여, 부하가 변해도 CCM 영역에서 동작 할 수 있는  $n_1, n_2$ 를 설계 할 수 있다.

### 2.2 변동 부하영역에서 CCM으로 동작하는 $n_1, n_2$ 설계

요구되는 정상상태 전압 이득을 가지도록  $n_1, n_2$ 의 합을 결정 하고, 식 (2)를 이용하여  $n_1, n_2$  값의 변화에 따른 출력 인덕터 전류 리플은 그림 2에 나타 내었다. 식(1)에서 부하에 따른 시비율의 변동 범위를 알고 있고, 이 영역에서 출력 인덕터 전류 크기 변화를 그림 2를 통해서 알 수 있으며, 이 때 5%~100% 부하영역에서 인덕터 전류 리플이 평균 인덕터 전류보다 커지도록 반복적인 방법을 통하여  $n_1, n_2$  값을 결정 할 수 있다. 이 때 제안된 방식과 기존 방식에서의 요구되는 전압 영역에 대한 전체 시비율 동작 범위가 그림 3에 표현 되었다. 기존 방식은 부하 변동에 따른 전압 이득 변동이 매우 크며 전압 이득의 기울기가 변하므로 경부하의 시비율은 제한 되어야 한다. 제안된 방식의 경우 정해진 전압 이득에 대해서는 5% 부하일때와 100% 부하일 때 동작 시비율이 일정함을 알 수 있다.

이를 이용하면, 변압기에 인가되는 최대 전압 및 부하에 따른 전압 변동일 그림 4와 같이 표현 된다. 여기서 다중 출력 단은 이 변압기 전압을 정류하여 DC 전압을 만들게 되므로 기존 방식에 비해 정류되는 전압 변동이 크게 감소하여 다중 출력 단의 입력 전압 변동을 줄여 동특성을 향상하게 하며, 정류 다이오드의 전압 스트레스도 감소하게 한다.




그림 2  $n_1, n_2$ 에 따른 출력 인덕터 전류 리플  
Fig 2 Output inductor current ripple respect to  $n_1, n_2$




그림 3 기존 및 제안 방식에서 부하에 따른 전압이득  
Fig 3 Voltage gain according to load

### 2.3 보상된 $n_1, n_2$ 에 의한 영전압 영역의 확장

비대칭 하프브릿지의 영전압 스위칭은 두 스위치가 꺼지는 데드타임동안 일어나며, 변압기의 누설 인덕터를 공진 인덕터로 사용할 있다.<sup>[5]</sup> 이 때 공진 인덕터의 공진 초기 값은 1차측의 자화 전류의 첨두치와 2차 측에서 넘어오는 출력 인덕터 전류의 첨두치의 합으로 결정된다. 기존 방식에서는 변압기의 권선비가 하나이므로 불균형적인 2차 측 인덕터 전류의 첨두치가 권선비에 의해 1 차측 으로 그대로 넘어오게 된다. 제안된 방식에서는 2개의 권선비가 각각 D, 1-D 구간동안 적용되어 1차측으로 넘어오게 되어 그림 5와 같이 1차 측 전류의 첨두치가 보상되어, 충분한 공진에너지 값을 가지는 구간은 첨두치를 낮추어 주고, 모자라는 공진 에너지를 가지는 구간의 첨두치는 높여 준다.

스위치 S1, S2에 대한 공진 조건은 식(3)에 의해 결정 되어진다. 추가적인 공진 인덕터 없이 변압기의 누설 인덕턴스를 공진 인덕터로 사용하며, 공진 커패시터는 S1, S2 양단의 기생 커패시턴스를 공진 커패시턴스로 사용한다. 이 때 부하에 의해 정해진, 인덕터 전류 첨두치에 대해  $n_1, n_2$ 를 조절하여, 공진 인덕터의 초기 에너지 불균형을 보완할뿐더러, D값과 (1-D)값의 차이를 줄여 공진 커패시터에 저장된 에너지의 불균형도 보완하여 기존 방식의 비대칭 하프브릿지에 비해 낮은 부하에서도 영전압 스위칭을 얻을 수 있다

$$L_r(i_m^+ + i_{L_o}^+ * n_1)^2 \geq C_r(DV_g)^2 \quad \text{for S2}$$

$$L_r(i_m^- + i_{L_o}^- * n_2)^2 \geq C_r((1-D)V_g)^2 \quad \text{for S1} \quad (3)$$

## 3. 실험 결과

제안된 방식의 다중 출력 적합성 및 확장된 영전압 스위칭 범위를 확인하기 위해 350W의 비대칭 하프브릿지 회로를 제작하여 실험을 수행하였다. 확장된 CCM동작 범위를 확인하기 위해  $n_1=0.6, n_2=1.4$ 의 권선비를 적용하고, 380V~170V의 입출력 상황에서 부하를 5%(0.1A)~100%(2A)로 변화 하였다.




그림 5 제안된 방식에 의한 1차 측 전류 보상  
Fig 5 Current compensation with proposed scheme

이 때 스위치  $S_1$ 의 시비율 및 출력 인덕터 전류는 그림 6에 표현 되었다. 100% 부하에서는 기존회로의 경우  $D=0.25$ , 제안 방식에서는  $D=0.32$ 에서 동작하였다. 5% 부하일 때 기존 방식에서는 시비율이 2.6%이지만 제안 방식에서는 29.8%로 시비율의 변동폭이 크게 감소함을 알 수 있다. 비대칭 하프브릿지의 변압기에 권선에 인가되는 전압은 각각  $(1-D)*V_{in}$ ,  $D*V_{in}$ 이 되고, 기존 방식에서는  $D$ 가 작아질수록 변압기 권선에 인가되는 전압이 크게 증가하고, 변동폭도 커지게 된다. 제안 방식에서는  $D$ 의 최소값이 증가하여 권선 전압도 낮아지며, 변동폭도 감소한다. 설계된 권선비에 의해 확장된 영전압 스위칭 파형은 그림 7에 나타내었다.  $S_1$  스위치는 기존 방식에서는 100% 부하에서도 완벽한 영전압 스위칭을 얻지 못한다. 이는 공진 인덕터를 누설인덕턴스 그대로 사용하여 공진 인덕터 에너지가 작기 때문이다.

### 3. 결론

본 논문에서는 중간 탭 방식의 비대칭 하프브릿지의 권선비를 1:1이 아닌 다중출력에 적합한 구동을 하도록 설계하는 방식을 제안 하였다. 설계된 권선비에 의해 출력 부하에 따른 전압이득의 변동이 크게 감소하여, 다중 출력단에 인가되는 전압 변동 및 최대 전압 크기도 감소한다. 이는 부하 변동에 따른 시비율의 변화가 기존 회로에 비해 크게 감소함을 통해 보였다. 또한 설계된 권선비에 의해 1차 측 공진 인덕터의 불균형적인 침투치가 보상되어, 기존에서 이루어 지지않던  $S_1$  영전압 스위칭이 낮은 부하(40%)에서도 달성됨을 실험적으로 확인 하였다.

이 논문은 (주)삼성SDI의 연구비 지원에 의하여 연구되었  
슴

### 참고 문헌

- [1] Maksimovic D, Erickson R, Griesbach C, "Modeling of cross-regulation in converters containing coupled inductors", Applied Power Electronics Conference and Exposition, pp.350-356, Feb, 1998.
- [2] Xinyu Xu, Khambadkone, A.M., Oruganti R, "Analysis and design of an optimized asymmetrical half-bridge DC-DC converter", Power Electronics and Drive System, pp.120-125, Nov. 2003.
- [3] Krupskiy L, Meleshin V, Nemchinov A, "Unified model of the asymmetrical half-bridge converter for three important topological variations", Telecommunications Energy Conference, pp.8, June. 1999.
- [4] Ebere W, Yan-Fei Liu, "A zero voltage switching asymmetrical half-bridge DC/DC converter with unbalanced secondary winding for improved bandwidth" Power Electronics Specialists Conference, pp.1829-1834, June, 2002.
- [5] Jiangtao Feng, Yuequan Hu, Wei Chen, Chan-Chun, W, "ZVS analysis of asymmetrical half-bridge converter", Power Electronics Specialists Conference, pp.243-247, June, 2001.




그림 6 부하 변동에 따른  $S_1$  시비율 변화 및 출력 인덕터 전류  
Fig. 6  $S_1$  duty and inductor current according to the load




그림 7 부하에 따른  $S_1, S_2$  게이트 전압,  $S_1$  스위치 전압  
Fig. 7  $S_1, S_2$  Gate voltages and  $S_1$  switch voltage