

열처리 조건에 따른 HfO₂/Hf/Si 박막의 MOS 커패시터 특성

이대갑, 도승우, 이재성*, 이용현*
경북대학교, 위덕대학교*

Characterization of HfO₂/Hf/Si MOS Capacitor with Annealing Condition

Dae-Gab Lee, Seung-Woo Do, Jae-Sung Lee* and Yong-Hyun Lee
Kyungpook National Univ. *Uiduk Univ.

Abstract : Hafnium oxide (HfO₂) thin films were deposited on p-type (100) silicon wafers by atomic layer deposition (ALD) using TEMA₂Hf and O₃. Prior to the deposition of HfO₂ films, a thin Hf (10 Å) metal layer was deposited. Deposition temperature of HfO₂ thin film was 350 °C and its thickness was 150 Å. Samples were then annealed using furnace heating to temperature ranges from 500 to 900 °C. The MOS capacitor of round-type was fabricated on Si substrates. Thermally evaporated 3000 Å-thick Al was used as top electrode. In this work, We study the interface characterization of HfO₂/Hf/Si MOS capacitor depending on annealing temperature. Through AES(Auger Electron Spectroscopy), capacitance-voltage (C-V) and current-voltage (I-V) analysis, the role of Hf layer for the better HfO₂/Si interface property was investigated. We found that Hf metal layer in our structure effectively suppressed the generation of interfacial SiO₂ layer between HfO₂ film and silicon substrate.

Key Words : ALD(Atomic Layer Deposition), High-k, HfO₂, MOS(Metal Oxide Semiconductor) Capacitor

1. 서 론

나노급 CMOS 기술에서 게이트 유전체(Gate Dielectrics)로서 실리콘 산화막(SiO₂)의 효용성은 한계에 달하였다. 이를 해결하기 위해 여러 유전체가 SiO₂의 대체물로서 연구되고 있다. 최근에 대체물질로서 Al₂O₃, Y₂O₃, ZrO₂, CeO₂, HfO₂, STO, BST등이 활발히 연구되고 있다 [1]. 이 중에서 HfO₂은 SiO₂를 대체할 게이트 유전체로서 많은 관심을 받고 있는 물질이다. HfO₂은 22~25의 높은 유전상수(Dielectric Constant)를 갖고 있으며, Si과의 접촉에서 열역학적으로 안정성을 갖고 있다 [2]. 그러나 새로운 High-k 물질을 CMOS 공정에 이용하는 것은 고려되어야 할 부분이 많아 어려움이 있다. HfO₂/Si 박막에서의 SiO₂층의 생성은 보고된바 있다. 이 메커니즘은 HfO₂와 Si의 상호확산에 의해 형성 된다 [3,4,5]. 본 논문에서는 HfO₂/Hf/Si 구조를 제안함으로써 Si 계면에서 SiO₂의 형성을 억제시켜 HfO₂와 Si 계면에서의 전기적 특성이 향상되며 누설 전류를 낮추게 한다. HfO₂/Si와 HfO₂/Hf/Si를 ALD(Atomic Layer Deposition) 방법으로 각각 증착시켰고, MOS 커패시터를 제작하여 열처리를 수행했다. 박막의 두께는 Ellipsometry를 이용하여 측정하였다. 그리고 전기적 특성은 HP 4155와 HP 4280A로 I-V, C-V를 측정하였고, AES(Auger Electron Spectroscopy)분석을 통해 조성을 분석을 하였다.

2. 실험

기판은 RCA 세정을 한 p-type (100) Si wafer를 사용하였다. 그림 1은 본 실험에 사용된 Guard-Ring이 있는

Round-Type의 MOS 커패시터의 구조이다.




그림 1. 제조된 HfO₂/Hf/Si(sub) 커패시터의 구조

ALD방법을 이용하여 HfO₂ 박막을 증착하여 커패시터의 유전체를 형성하였다. Hf의 전구체(Precursor)로 TEMA₂Hf [Tetrakis(ethylmthylamino)-hafnium]을 사용하였고, 산소의 전구체로는 O₃을 사용하였다. Ar을 Carrier Gas로 사용하였으며, 350 °C, 0.7 Torr에서 10 Å 두께의 Hf 층과 150 Å의 Hf₂O 층을 증착하였다. 박막의 열처리 공정은 가열로 (Furnace)를 이용하여 500 °C, 600 °C, 700 °C, 800 °C, 900 °C N₂ 분위기에서 30 분간 공정을 하였다. 금속 전극은 Thermal evaporator를 이용하여 lift-off 방법으로 Si를 증착하였다. 전극을 형성한 후 400 °C에서 20분 동안 Metal alloy를 수행하였다. 그리고 HP 4155와 HP 4280A를 이용하여 I-V, C-V 특성을 측정하였다.

3. 결과 및 고찰

그림 2에서 $\text{HfO}_2/\text{Hf}/\text{Si}$ 구조는 500 °C 열처리 했을 때 정전용량은 커지며, V_{FB} (Flat-Band Voltage)는 거의 변화가 없는 것을 확인할 수 있다. 700 °C 이상에서의 열처리를 경우 Oxide Trapped Charge가 증가하여 V_{FB} 가 좌측으로 이동한다. 반면, HfO_2/Si 구조의 경우 500 °C 이상에서 열처리로 인해 Oxide Trapped Charge가 증가하여 V_{FB} 가 좌측으로 이동하며 500 °C에서 열처리를 해주었을 때 보다 상대적으로 정전용량이 낮아졌다.




그림 2 HfO_2/Si 과 $\text{HfO}_2/\text{Hf}/\text{Si}$ 의 MOS Capacitor의 온도에 따른 C-V 곡선

$\text{HfO}_2/\text{Hf}/\text{Si}$ 구조는 HfO_2/Si 구조 보다 500 °C에서 열처리를 하였을 때 Oxide Trapped Charge의 생성이 억제되고 상대적으로 높은 유전상수를 갖게 된다.

그림 3은 500 °C에서 열처리된 HfO_2/Si 와 $\text{HfO}_2/\text{Hf}/\text{Si}$ 구조에서 측정된 I-V 특성 곡선이다. 실리콘 Substrate의 도핑농도 및 상부 전극과의 일함수 차이로 인해 대칭적인 곡선이 나타나지 않고 있다.




그림 3 $\text{HfO}_2/\text{Hf}/\text{Si}$ 의 MOS Capacitor의 온도에 따른 I-V 곡선

그림 4는 500 °C에서 열처리 한 $\text{HfO}_2/\text{Hf}/\text{Si}$ 구조를 AES 분석 한 결과이다. Hf와 O의 비율이 1 : 2 에 근접하여, 화학정량적 조성을 보이고 있다. $\text{HfO}_2/\text{Hf}/\text{Si}$ 구조의 Hf 중간

층은 열처리 과정에서 HfO_2 로 산화된다.




그림 4 500 °C에서 열처리된 $\text{HfO}_2/\text{Hf}/\text{Si}$ 구조의 AES 분석

3. 결론

본 논문에서는 $\text{HfO}_2/\text{Hf}/\text{Si}$ 박막 구조에서 열처리 조건에 따른 Hf 중간층의 역할과 Hf 중간층을 형성한 구조와 형성하지 않은 구조에서의 전기적 특성 및 물리적 특성에 대해 분석하였다. $\text{HfO}_2/\text{Hf}/\text{Si}$ 박막 구조에서 HfO_2/Si 구조 보다 Oxide Trapped Charge 생성을 억제해 주었고, 상대적으로 높은 정전용량을 얻을 수 있다. 그 결과 $\text{HfO}_2/\text{Hf}/\text{Si}$ 박막은 CMOS 기술에 응용 가능성을 확인할 수 있다.

참고 문헌

- [1] Chia Ching Yeo, Moon Sig Joo, Byung Jin Cho and Sung Jin Whang Thin Solid Films, Volumes 462-463, September 2004, Pages 90-95
- [2] Seok-Woo Nam, Jung-Ho Yoo, Suheun Nam, Hyo-Jick Choi, Dongwon Lee, Dae-Hong Ko, Joo Ho Moon, Ja-Hum Ku and Siyoung Choi Journal of Non-Crystalline Solids, Volume 303, Issue 1, May 2002, Pages 139-143
- [3] M.-H. Cho, Y.S. Roh, C.N. Whang, K. Jeong, S.W. Nahm, D.-H.Ko, J.H. Lee, N.I. Lee, K. Fujihara, Appl. Phys. Lett. 81 (2002) 472.
- [4] G. He, Q. Fang, M. Liu, L. Q. Zhu and L. D. Zhang Journal of Crystal Growth, Volume 268, Issues 1-2, 15 July 2004, Pages 155-162
- [5] K. L. Ng, Nian Zhan, C. W. Kok, M. C. Poon and Hei Wong Microelectronics Reliability, Volume 43, Issue 8, August 2003, Pages 1289-1293