

유도전동기 벡터제어 시스템의 EMI저감을 위한 새로운 PWM기법

배우리*, 이원철*, 유재성*, 김이훈*, 함년근**, 원충연*
 성균관대학교*, 인텍FA**

A Novel PWM Swiching Technique for Conducted EMI Reduction in Vector-Controlled Induction Motor Drive

W.R Bae*, W.C Lee*, J.S Yu*, L.H Kim*, N.K Hahm**, C.Y Won*
 Sung Kyun Kwan University*, INTECH FA**

ABSTRACT

This paper describes the application of newly developed conducted EMI reduction technique of SVPWM in induction motor drive. The newly developed common mode voltage reduction SVPWM technique doesn't any zero-voltage vector states for inverter control. Hence it can restrict the common mode voltage better than conventional PWM technique. The proposed technique is verified through simulation and experimental results. And by applying vector-controlled system, the proposed technique have superior ability of reducing EMI and equal control performance comparing conventional SVPWM technique.

1. 서론

최근 산업현장에서의 EMI대책은 매우 중요하게 고려되어진다. 유도전동기 시스템에서 전력용 반도체소자의 스위칭 시에 발생하는 dv/dt 로 인하여 누설전류가 증가하게 되고, 이로 인해 절연파괴와 EMI 문제가 발생된다.

이러한 문제는 직접, 간접적으로 인버터 시스템에서 발생하는 커먼모드 전압에 의해 발생되며, 인버터의 각상의 스위칭 상태에 따라 그 크기가 달라진다.^{[1],[2]} 본 논문에서는 전도성 EMI를 저감하기 위해서 커먼모드 전압을 줄이는 방법으로써 새로운 SVPWM 방식을 제안하였고, 유도전동기의 벡터제어 시스템에 적용하여 시뮬레이션과 실험으로 그 타당성을 입증하였다.

2. 전도성 EMI 저감 기법

2.1. 기존의 SVPWM 기법과 새로운 SVPWM기법

3상 전압형 인버터 유도 전동기 구동 시스템에서 커먼모드 전압은 그림 1과 같이 전동기 중성점 's'와 접지점 'g' 사이의 전압차 V_{sg} 로 정의할 수 있다.^{[1], [2]}

부하가 평형일 때 커먼모드 전압은 다음과 같다.

$$v_{sn} = \frac{v_{an} + v_{bn} + v_{cn}}{3} \quad (1)$$

여기서, v_{an}, v_{bn}, v_{cn} : 인버터 극전압
 v_{sn} : 커먼모드 전압

이다. 식(1)에서와 같이 커먼모드 전압은 부하의 상태나 다른 변수에 영향을 받지 않고, 단지 스위칭 상태로만 결정됨을 알 수 있다.




그림 1 전압형 인버터 유도전동기 구동 시스템
 Fig. 1 Three-phase voltage-source inverter

이와 같이 PWM인버터에 의해 생성된 커먼모드 전압은 유도전동기 내의 고정자권선과 외함 사이에 존재하는 기생 캐패시터를 통해 접지단자로 흐르는 고주파 누설 전류(커먼모드 전류)의 원인이 된다.

표 1. 스위칭 상태에 따른 출력 전압과 커먼모드 전압

스위칭 함수	극전압			v_{sn}
	v_{an}	v_{bn}	v_{cn}	
(0 0 0)	$-V_{DC}/2$	$-V_{DC}/2$	$-V_{DC}/2$	$-V_{DC}/2$
(0 0 1)	$-V_{DC}/2$	$-V_{DC}/2$	$V_{DC}/2$	$-V_{DC}/6$
(0 1 0)	$-V_{DC}/2$	$V_{DC}/2$	$-V_{DC}/2$	$-V_{DC}/6$
(0 1 1)	$-V_{DC}/2$	$V_{DC}/2$	$V_{DC}/2$	$V_{DC}/6$
(1 0 0)	$V_{DC}/2$	$-V_{DC}/2$	$-V_{DC}/2$	$-V_{DC}/6$
(1 0 1)	$V_{DC}/2$	$-V_{DC}/2$	$V_{DC}/2$	$V_{DC}/6$
(1 1 0)	$V_{DC}/2$	$V_{DC}/2$	$-V_{DC}/2$	$V_{DC}/6$
(1 1 1)	$V_{DC}/2$	$V_{DC}/2$	$V_{DC}/2$	$V_{DC}/2$

표 1은 인버터 스위칭 상태에 따른 v_{sn} 의 크기를 나타낸다. 종래의 SVPWM기법에서는 표 1에서처럼 8개의 전압벡터를 출력하게 하고, 전압벡터 8개 중 (0 0 0), (1 1 1)은 부하에 실제전압이 출력되지 않아서 무효벡터(영벡터)라고 한다.

커먼모드 전압은 영벡터가 인가되는 구간에서 $\pm V_{dc}/2$ 가 된다. 제안된 SVPWM은 종래에 영벡터가 인가되는 구간에서의 유효 벡터가 인가될 수 있도록 스위칭 패턴을 바꿔주게 되고 이때의 커먼모드 전압은 $\pm V_{dc}/6$ 으로 제한된다.




그림 2. 종래의 SVPWM과 제안된 SVPWM 기법
Fig 2. Conventional SVPWM and proposed SVPWM technique

그림 2는 종래의 SVPWM과 본 논문에서 제안된 SVPWM 기법에서의 스위칭패턴과 전압벡터의 궤적 그리고 커먼모드 전압을 비교하였다.

2.2. 출력전류 비교분석

PWM 인버터에 의해 전동기를 구동하게 되면 스위칭에 의하여 리플전류를 동반한다. 또한 리플전류는 스위칭 패턴에 따라 달라지며, 다음과 같이 정의 된다.^{[3],[5]}

$$I = \int_0^{T_s} \frac{V_{app} - V^*}{\sigma L_s} dt \quad (2)$$

여기서, V_{app} 는 인가되는 전압벡터, V^* 는 전압지령벡터, σL_s 는 유도전동기 과도 인덕턴스이다. 따라서 리플전류 I 의 크기는 V_{app} 과 V^* 의 차이가 클수록 증가한다.




그림 3. PWM 패턴에 따른 a상의 리플전압 및 리플전류
Fig. 3 Ripple voltage \tilde{v}_a and ripple current \tilde{i}_a

그림 3은 종래의 SVPWM과 제안된 SVPWM기법에서의 리플전압 및 리플전류 분석을 나타낸다.

그림 3의 (a)와 (b)는 PWM 패턴에 따른 스위칭 주기 T_s 동안 발생하는 전동기 a상의 리플전압 \tilde{v}_a 와 리플전류 \tilde{i}_a 를 나타내며, 그림 4의 (a)와 (b)는 그때의 리플전류 \tilde{i}_a 의 궤적을 도시한 그림이다.




그림 4. a상 리플전류 궤적
fig. 4 Trajectory of the \tilde{i}_a

2.3 데드타임 [4]

SVPWM기법은 계산된 스위칭 함수에 따라서 인버터의 각 스위치의 위상과 아래상의 상보적으로 스위칭 한다. 그러나 일반적으로 스위칭 소자는 턴오프 시간(turn-off time)이 턴온 시간(turn-on time)보다 길기 때문에 인버터 스위치를 각각 상보적으로 동작시키면 각 leg를 구성하는 두 스위치가 동시에 도통되어 순간적인 전원단락이 발생할 수 있다. 이로 인해 전압왜곡이 발생하게 되고 전류의 왜곡을 초래하게 되어 소음, 진동 같은 문제를 발생시키게 된다. 그러므로 각상에서 한 상의 스위치의 턴오프가 보장되는 일정시간 경과 후에 그 상의 다른 스위치를 턴온하도록 제어한다. 이러한 턴오프가 보장되는 일정시간을 데드타임(dead time)이라하며, T_d 로 표시한다.

그림 5는 3상 인버터의 한상의 leg에서의 데드타임 보상 블록도를 나타낸다.




그림 5. 3상 PWM 인버터의 한상의 leg
Fig. 5 Block diagram for one of the PWM Inverter legs

그림 6은 데드타임 제어의 유무에 따른 인버터 출력전압을 나타낸다.

인버터 출력전류의 방향에 따라 회로 동작이 달라지므로 각 방향에 대한 데드타임 보상을 한다.

데드타임을 고려하였을 때와 고려하지 않았을 때의 출력 전압은 약간의 오차를 갖게 되고, 출력전압의 오차는 출력 상전류의 방향에 따라 다르게 나타남을 볼 수 있다.

출력전압의 오차는 다음과 같이 나타낼 수 있다.

$$\Delta e = f_s \cdot t_d \cdot V_{dc} \quad (2)$$

여기서, f_s : 스위칭 주파수
 t_d : 데드타임
 V_{dc} : DC-Link 전압




그림 6. 데드타임에 의한 실제 제어신호 및 출력전압
 fig 6. control signals with and without dead time control and associated output voltage

이러한 출력전압의 오차는 스위칭 주파수가 높아질수록 커먼모드 전압파형에 피크성 전압으로 나타나게 되고, 전도성 EMI 문제를 발생시킨다.

3. 시뮬레이션 및 실험결과

본 논문에서 간접벡터제어에 의한 유도전동기의 구동 시스템에 제안한 SVPWM기법을 적용하였다. 커먼모드 전압 저감을 위한 비대칭 스위칭 패턴은 큰 전류 리플을 발생시킨다. 이러한 전류 리플로 인해 전류 센싱 문제가 발생하여 폐루프 제어가 어렵다.

그러나 본 논문에서 제안한 SVPWM의 경우, 기존의 커먼모드 전압 저감을 위한 스위칭 기법에 비해 전류 리플이 적기 때문에 폐루프 제어인 벡터제어가 가능하다.

2.2 [kW]급 유도전동기에 간접 벡터 제어 방식을 적용하여 시뮬레이션 및 실험을 하였고, PSIM 6.0과 C언어를 이용하여 코딩한 DLL(Dynamic-Link Library)블록으로 시뮬레이션 하였다.




그림 7 유도전동기 구동시스템의 제어 블록도
 Fig. 7 Control block diagram of inverter drive system

그림 8과 9는 각각 기존과 제안된 SVPWM기법에서의 커먼 모드 전압과 커먼모드 전류파형이다.

그림 9에서와 같이 제안된 기법을 적용 시, 커먼모드 전압 범위는 $-V_{dc}/6 \leq V_{cm} \leq +V_{dc}/6$ 로 줄어들며, 커먼모드 전류 또한 감소됨을 볼 수 있다.




그림 8 기존의 SVPWM기법에서의 커먼모드 전압(100[V/div]) 및 커먼모드 전류(0.1[A/div])
 Fig. 8. Common mode voltage and comon mode current waveforms in conventional SVPWM method





그림 9 제안된 SVPWM기법에서의 커먼모드 전압(100[V/div]) 및 커먼모드 전류(0.1[A/div])
 Fig. 9 Common mode voltage and comon mode current waveforms in proposed SVPWM method

그림 10은 기존의 SVPWM기법과 제안된 SVPWM기법을 적용했을 때, 각각의 d축-q축 전류의 시뮬레이션파형이다.



(a)기존의 SVPWM (b)제안된 SVPWM

그림 10 d축-q축 전류궤적(1.0[sec])
 Fig. 10 Trajectory of the d-q axis current

그림 11은 전도성 EMI저감 실험을 위한 유도전동기 벡터 제어 시스템 블록도이다.

전도성 EMI의 측정을 위해 LISN과 Spectrum analyzer R3132를 이용하였다.

인버터 제어를 위해서는 TI사의 TMS320C33을 이용하고, 디지털 논리회로는 EPLD를 이용하였다.

그림 12는 각 섹터별 커먼모드 전압과 출력 상전류, 그리고 상전류의 FFT분석 실험파형이다.

제안된 SVPWM기법의 경우 전류 리플은 다소 증가하나, 커먼모드 전압의 최대값은 줄어들음을 볼 수 있다.




그림 11. 전체 시스템 블럭도
Fig. 11. Block diagram of experimental system.




그림 12. 섹터별 커먼모드 전압 및 상전류(100V/div, 1A/div, 10msec/div)
Fig.12 Common mode voltage and phase current according to sector

그림 13은 커먼모드 전압 및 커먼모드 전류의 실험파형이다. 그림 8과 9의 시뮬레이션 결과와 마찬가지로, 커먼모드 전압은 $\pm 150[V]$ 에서 $\pm 50[V]$ 로 감소하였으며, 커먼모드 전류도 $\pm 150[mA]$ 에서 $\pm 105[mA]$ 로 감소하였다.




그림 13. 커먼모드 전압 및 누설전류(100V/div, 100mA/div, 0.1msec/div)
Fig. 13. Common mode voltage and leakage current




그림 14. 종래의 SVPWM기법에서의 d-q전류
fig 14. d-q axis current trajectory for conventional SVPWM technique.

그림 14와 15는 제안된 SVPWM기법과 종래의 기법 적용 시의 정지좌표계 d-q축 전류를 보여준다.

제안된 기법에서는 약간의 왜곡이 생기지만 벡터제어를 수행하는데 있어 문제가 되지 않을 정도의 것임을 알 수 있다.




그림 15. 제안된 SVPWM기법에서의 d-q전류
fig 15. d-q axis current trajectory for proposed SVPWM technique.

3. 결론

본 논문은 유도전동기 구동 시스템에서의 커먼모드 전압의 저감을 위한 새로운 SVPWM기법을 제안하였다. 제안된 기법은 별도의 하드웨어가 필요없이 개선된 스위칭 기법만으로 커먼모드 전압을 저감시킬 수 있음을 보여준다. 시뮬레이션과 실험을 통하여, 유도전동기 구동 시스템에서의 기존의 SVPWM과 비교하여 그 우수성을 입증하였다.

참고 문헌

- [1] S. Ogasawara and H. Akagi, "Modeling and Damping of High-Frequency Leakage Currents in PWM Inverter-Fed AC Motor Driver Systems", IEEE Trans. Ind. Applicat., vol. 32, pp. 1105-1114, Sep./Oct., 1996.
- [2] J. Erdman, R. J. Kerkman, D. W. Schlegel, and G.L. Skibinski, "Effect of PWM Inverters on AC Motor Bearing Currents and Shaft Voltages", IEEE Trans. Ind. Applicat., vol. 32, pp. 250-259, Mar./Apr., 1996.
- [3] M. Cacciato, A. Consoli, G. Scarcella, and A. Testa, "Reduction of Common Mode Currents in PWM Inverter Motor Drives", IEEE IAS Annual Meeting, pp. 707-713, 1997.
- [4] Yen-Shin Lai, "Investigations into the effects of PWM techniques on common mode voltage for inverter-controlled induction motor drives", Power Engineering Society 1999 Winter Meeting, IEEE, vol. 1, pp. 35-40, 1999.
- [5] H. W. van der Broeck, H. C. Skudelny, and G. V. Stanke, "Analysis and Realization of a Pulse width Modulator Based on Voltage Space Vectors", IEEE Trans. Ind. Appl., vol. 24, no. 1, pp. 142-150, Jan/Feb., 1988.