

## 스위치드-티 감쇠기를 이용한 초광대역 MMIC 디지털 감쇠기 설계

주인권<sup>o</sup> 염인복

한국전자통신연구원 광역무선기술연구그룹

E-mail: juinkwon@etri.re.kr

## Design of Ultra Wide Band MMIC Digital Attenuator using Switched-T Attenuator

Inkwon Ju<sup>o</sup>, In Bok Yom

Global Area Wireless Technology Research Group, ETRI

### Abstract

A broadband, DC to 40 GHz 5-bit MMIC digital attenuator has been developed. The ultra broadband attenuator has been achieved by newly inserted the transmission lines in conventional Switched-T attenuator and the optimization of the transmission line parameters. Momentum was employed in design for an accurate performance prediction at high frequencies and Monte Carlo analysis was applied to verify performance stability against the MMIC process variation. The attenuator has been fabricated with 0.15 μm GaAs pHEMT process. This attenuator has 1 dB resolution and 23 dB dynamic range. High attenuation accuracy has been achieved over all attenuation range and full 40 GHz bandwidth with the reference state insertion loss of less than 6 dB at 20 GHz. The input and output return losses of the attenuator are better than 14 dB over all attenuation states and frequencies.

Key word : HEMT, Microwave Attenuators, MMICs, Digital Attenuators, UWB.

### 1. 서론

최근, 위성DMB 등의 발달과 더불어 Ku 대역(12~18 GHz), K 대역(18~26 GHz) 및 Ka 대역(26~40 GHz)의 무선 시스템의 개발이 활발히 이루어지고 있다. 다양한 마이크로파 및 밀리미터파 시스템에서, 트랜시버의 이득 조절과 증폭기의 온도 보상을 위해 가변 감쇠기가 폭넓게 사용되고 있다.

가변 감쇠기는 아날로그 감쇠기와 디지털 감쇠기 형태로 구현될 수 있다. 디지털 감쇠기는 아날로그 감쇠기에 비해 보다 선형적이고, 높은 전력 취급할 수 있다. 또한 디지털 감쇠기는 온도 변화와 MMIC 공정 변동에 대해 특성 변화가 거의 없으므로 상대적으로 감쇠 제어가 용이하고, 감쇠량의 정확도가 높으므로 선호되고 있다.

반면에, 아날로그 감쇠기는 제어 전압 혹은 제어 전류의 증감에 대한 감쇠량 증감이 비선형적인 특성을 가지고 있으므로 제어가 쉽지 않고, 이러한 비선형적 특성을 보상하기 위해 복잡한 제어 회로를 요구한다. 또한 온도 변화와 MMIC 공정 변동에 민감하여 감쇠량의 변동이 매우 크므로, 역시 이를 보상하기 위해 복잡한 제어 회로가 필요하다.

그럼에도 불구하고, Ku 대역 이상에서 주로 사용되고 있는 감쇠기는 하이브리드 혹은 MMIC 형태의 아날로그 감쇠기이다. 그 이유는 시장에 나와 있는 모든 디지털 감쇠기의 동작 주파수가 20 GHz 이내이기 때문이다.

Distributed-T switchable 감쇠기[1]~[2], Switched-T 감쇠기 [3]~[4], Switched-Pi 감쇠기 [5]~[7], Switched-path 감쇠기 [8] 등과 같은 많은 형태의 디지털 감쇠기가 문헌에 보고되어 있다. 조사된 문헌의 모든 디지털 감쇠기의 동작 주파수는 20 GHz 이내일 뿐만 아니라, 감쇠량의 정확

도도 떨어지는 문제점이 있다. 다만, 문헌 [8]의 Switched-path 감쇠기만이 40~50 GHz의 동작 주파수를 가지고 있다.

따라서, 동작 주파수가 20 GHz 이상이며, 감쇠량의 정확도 또한 우수한 새로운 디지털 감쇠기가 요구되고 있다.

위에서 언급한 다양한 구조의 감쇠기 중에서 Switched-T 감쇠기 구조는 제일 작은 수의 소자로 구성되어 있다. 이런 간단한 구조는 기생 성분이 적으로 고주파에서 원하지 않는 공진과 결합이 작은 이점을 가지고 있다. 본 연구에서는 다양한 검토 결과, Switched-T 감쇠기 구조를 기본 구조로 사용하였다.

고주파에서의 정확한 성능 예측을 위해서 Momentum을 설계에 사용하였으며, 몬테 카를로 해석법을 이용하여 MMIC 공정 변동에 대한 설계된 디지털 감쇠기의 특성 안정성을 확인하였다.

종래의 Switched-T 감쇠기 구조의 저항값들을 최적화하였을 뿐만 아니라, 새롭게 전송 선로들을 삽입하고, 그 회로 파라미터를 최적화하여 초광대역의 동작 주파수 대역을 가지고, 감쇠량에 관계 없이 항상 입출력 정합을 유지하며, 우수한 감쇠 정확도를 가진 디지털 감쇠기를 설계, 구현하였다.

본 논문에서는 0.15 μm GaAs pHEMT 공정을 이용하여 제작된 초광대역 DC ~ 40 GHz 5-bit pHEMT MMIC 디지털 감쇠기에 대해 논하고자 한다.

### 2. 설계

디지털 감쇠기의 중요 성능 항목에는 감쇠량의 정확도, 삽입 손실, 입출력 단의 임피던스 정합, 전력 취급 특성(Power Handling), 위상 변화, 감쇠기의

크기 및 제어 회로의 구현 용이성 등이 있다. 디지털 감쇠기의 감쇠량의 정확도는 사용 주파수 범위에서 각 개별 비트가 정해진 감쇠량에서 어느 정도의 오차를 가지는지를 나타낸다. 보통 감쇠량의 정확도는 LSB(Least Significant Bit)의 1/2 이내 일 때, 우수한 것으로 간주한다.

디지털 감쇠기의 참조 상태 삽입 손실은 가능한 작아야 한다. 이는 저 손실 디지털 감쇠기가 전력 소비, 회로 크기 및 비용 등 여러 가지 면에서 장점을 가지기 때문이다.

디지털 감쇠기의 입력 및 출력 임피던스 정합은 매우 좋아야 하며, 그래서 위상 변위기나 증폭기 등과 직렬로 이어졌을 때, 사용 주파수 내에서 삽입 손실과 삽입 위상의 리플을 발생시키지 않아야 한다. 개별 감쇠 비트의 입출력 정합은 감쇠기 전체 성능에 영향을 미치며, 부정합이 있을 때에는 MMIC 칩 내부에서 상호작용을 일으켜 칩 전체의 진폭과 위상 성능을 저하시킨다.

또한, 감쇠기에서 IIP3(input 3rd order intercept point)로 정의되는 전력 취급 특성은 감쇠기의 선형성을 나타내며 높은 전력에서도 감쇠기를 사용하기 위해서는 IIP3 가 높아야 한다.

위상 배열 안테나와 같은 일부의 시스템에서는 가능한 모든 감쇠 상태에 대하여 이상적으로 감쇠기의 삽입 위상이 변하지 않는 것이 요구된다. 그리고, 감쇠기의 크기는 작을수록 무게 및 비용을 줄일 수 있어 유리하다. 감쇠기 제어 회로의 구현 용이성 또한 중요한 항목으로 간단히 구현되는 제어 회로가 선호된다.

전술한 바와 같은 디지털 감쇠기의 모든 중요 성능 항목은 동시에 만족될 수 없으며, 성능 항목 간에 상당한 양보가 필요하다.

본 연구에서는 광대역성, 감쇠량의 정확도, 삽입 손실, 입출력 단의 임피던스 정합, 감쇠기의 크기 등을 성능 목표로 하여 새로운 디지털 감쇠기를 제안하고자 한다. 성능 목표에 대한 검토 결과, 다양한 감쇠기 구조 중에서 Switched-T 감쇠기 구조를 새로운 디지털 감쇠기의 기본 구조로 사용하였다.




그림 1. 종래의 Switched-T 감쇠기 구조

그림 1에 종래의 Switched-T 감쇠기 구조를 나타내었다. Switched-T 감쇠기 구조는 다른 감쇠기 구조에 비해 삽입 손실이 적고, 작은 수의

소자로 구성되어 있어 기생 커패시턴스 성분이 적으므로 고주파 특성이 우수하다. 또한 Switched-T 감쇠기는 입출력 단자의 정합도 우수하다. 그럼 1의 직렬 스위치 Q1이 “on” 되고 단락 스위치 Q2가 “off” 되면, 감쇠기는 최소 삽입 손실 상태가 된다. 반대로, 직렬 스위치가 “off” 되고 단락 스위치가 “on” 되면, 감쇠기는 감쇠 상태가 된다. 감쇠 상태와 최소 삽입 손실 상태의 삽입 손실 차이가 감쇠량이 된다.




그림 2. 새로운 디지털 감쇠기 구조. 감쇠기 회로의 최적화 변수는 R1, R2, w1, I1, w2, I2, w3, I3, w4, I4, w5, I5 .

그림 2는 초광대역 특성과 우수한 감쇠도 특성을 가진 새로운 디지털 감쇠기의 구조를 나타낸다. 그림 2의 감쇠기 구조는 광대역 특성을 얻기 위해 그림 1의 종래의 Switched-T 감쇠기 구조에 새롭게 전송 선로들이 추가되었다.

고주파에서는 원래의 회로 소자 이외의 기생 성분들에 의해 예측하기 어려운 공진이나 결합이 발생하여 회로의 성능이 변하게 된다. 따라서, Momentum 법을 이용하여 고주파에서 발생하는 기생 성분들에 의한 성능 변화를 정확히 예측하여 설계에 반영하면 광대역 특성을 얻을 수 있다.

Momentum 시뮬레이션에서는 스위칭 소자인 pHEMT는 시뮬레이션이 되지 않으므로 제거하고, 남은 6 단자 회로를 해석하였다. 이렇게 얻어진 6 단자 회로망 파라미터에 스위칭 소자인 pHEMT의 2 단자 회로망 파라미터를 삽입하면, 하나의 감쇠기의 특성을 구할 수 있다.

광대역 성능을 얻기 위해서 전송 선로 파라미터와 저항값이 최적화의 변수로 사용되었다. 그림 2에서 최적화의 변수는 R1, R2, w1, I1, w2, I2, w3, I3, w4, I4, w5, I5 이다.

고주파에서 pHEMT 스위치의 성능 제약은 게이트-소스 커패시턴스, 드레인-게이트 커패시턴스와 소자 기생 성분 등에 의해 초래된다. 높은 선형성과 저손실을 얻기 위해서는 pHEMT의

게이트 폭이 커져야 한다. 반면에, 광대역 특성을 얻기 위해서는 게이트 폭이 작아져야 한다. 이런 요구 조건들은 동시에 만족되지 않으며, 디지털 감쇠기의 설계에 있어 다소간의 양보가 필요하다.

본 디지털 감쇠기 설계에서는  $200\text{ }\mu\text{m}$  게이트 폭의 pHEMT를 직렬 스위치 Q1에 사용하여 삽입 손실이 최소화되도록 하였고,  $50\text{ }\mu\text{m}$  게이트 폭의 PHEMT를 단락 스위치 Q2에 사용하여 광대역 특성을 얻을 수 있도록 하였다.

$1\text{ dB}$ 의 감쇠 해상도와  $23\text{ dB}$ 의 감쇠 동작 범위를 제공하기 위해 필요한 감쇠 비트는  $1\text{ dB}$ ,  $2\text{ dB}$ ,  $4\text{ dB}$ ,  $8\text{ dB}$  두 개이다.  $8\text{ dB}$  비트는 광대역 특성을 얻기 위해서  $4\text{ dB}$  비트 두 개를 직렬 연결하여 구현하였다. 도 2 과 같은 감쇠기 구조 하나가  $8\text{ dB}$ 의 감쇠량을 갖도록 할 경우, 설정 감쇠량은 큰데 반하여 직렬 스위칭 소자인 Q1의 기생 용량 성분에 의한 결합이 많아 원하는 감쇠량을 얻기 어렵고 감쇠 정확도가 떨어지며 주파수 대역폭이 좁아지는 단점이 있다.

모든 감쇠 비트는 그림 2의 새로운 초광대역 감쇠기 구조를 이용하여 구현되었다. 5-비트 pHEMT 디지털 감쇠기 전체 회로는 그림 3에 나타내었다.  $2\text{ dB}$  비트가 초단에 위치하며  $4\text{ dB}$ ,  $1\text{ dB}$ ,  $8\text{ dB}$ ,  $8\text{ dB}$  가 차례로 위치한다.

표 1은 본 발명의 5-비트 디지털 감쇠기를 구성하는  $1\text{ dB}$ ,  $2\text{ dB}$ ,  $4\text{ dB}$  비트에 대한 저항값과 전송 선로의 선폭과 길이의 최적화된 결과를 나타낸다.

표 1. 최적화된 저항값 및 전송 선로의 폭과 길이

Bit Size Parameters	1dB	2dB	4dB
R1=R2 (ohm)	3.3557	6.7265	13.7124
R3 (ohm)	370	182.5	84.1667
w1 ( $\mu\text{m}$ )	33	23	40
w2 ( $\mu\text{m}$ )	81.5	79.5	104
w3 ( $\mu\text{m}$ )	25	20	20
w4 ( $\mu\text{m}$ )	33	23	40
w5 ( $\mu\text{m}$ )	30	30	30
L ( $\mu\text{m}$ )	134	96.5	44.75
R ( $\mu\text{m}$ )	25	25	40
B ( $\mu\text{m}$ )	161.5	153	52
J ( $\mu\text{m}$ )	159	121.5	84.75
F ( $\mu\text{m}$ )	10	65	65




그림 3. 초광대역 5-bit pHEMT MMIC 디지털 감쇠기 회로도.

그림 4는  $1\text{ dB}$ ,  $2\text{ dB}$ ,  $4\text{ dB}$  각각의 개별 비트에 대한 몬테 카를로 해석 결과를 보여 준다. 몬테 카를로 해석은 설계된 디지털 감쇠기의 특성이 GaAs pHEMT MMIC 공정의 변동에 대한 민감도를 고려하기 위해 수행하였다. 즉 스위칭 소자인 pHEMT의 드레인-소스 커패시턴스와 드레인-소스 레지스턴스는  $\pm 5\%$  이내에서 변동시켜 회로의 특성이 얼마나 변하는지를 살폈다. 또한, 게이트-소스 커패시턴스와 게이트-드레인 커패시턴스, 트랜스컨덕션은  $\pm 10\%$  이내에서 변동시켰다.




그림 4.  $1\text{ dB}$ ,  $2\text{ dB}$ ,  $4\text{ dB}$  비트에 대한 몬테 카를로 해석 결과

박막 저항 R1, R2, R3는  $100\text{ ohms / square}$ 의 표면 저항을 가진 저항성 물질로 제작된다. 앞서 언급한 6 단자 Momentum 해석에서  $0.15\text{ m}$  GaAs pHEMT 공정의 편차를 고려하여 표면 저항을  $\pm 15\%$  변동시켰다. 즉, 표면 저항을 각각  $85\text{ ohms / square}$ ,  $100\text{ ohms / square}$ ,  $115\text{ ohms / square}$ 로 변동시키면서 Momentum 해석을 수행하여 각각의 표면 저항의 조건에서 6단자 회로망의 특성을 얻었다. 박막 저항의 표면 저항을  $\pm 15\%$  변동시킨 결과와 스위칭 소자의 내부 파라미터를 변동시킨 몬테 카를로 해석 결과를 결합시킨 것이 그림 4의 결과이다. 그림 4에서 보는 바와 같이 감쇠 특성의 변화는 그리 크지 않으며, 본 디지털 감쇠기의 설계는 공정 편차에 대해 안정적이며, 일정한 성능을 가짐을 알 수 있다.

### 3. 제작 및 측정 결과

그림 5는 5-비트 pHEMT MMIC 디지털 감쇠기 칩을 보여준다. RF 입력 단자와 출력 단자는 각각 칩의 양 끝단에 배치되어 있으며, 상보적인 제어 신호선의 여러 쌍들을 칩의 한쪽 측면에 배치하여 외부 제어 신호선들의 배치가 용이하도록 하였다. MMIC 칩의 크기는  $1.6 \text{ mm} \times 2.8 \text{ mm}$  이다. MMIC 칩 GaAs 기판의 두께는  $100 \mu\text{m}$ 이다.

2 dB 비트가 초단에 배치되고 4 dB, 1 dB, 8 dB, 8 dB 가 차례로 배치된 본 디지털 감쇠기는 1 dB의 감쇠 해상도와 23 dB의 감쇠 동작 범위를 가지고 있다.




그림 5. 초광대역 DC to 40 GHz 5-비트 pHEMT MMIC 디지털 감쇠기 사진

5-비트 디지털 감쇠기에 대해 참조 상태를 포함하여 전체 24가지 감쇠 상태에 대해서 온웨이퍼 산란 행렬 파라미터를 측정하였다. 스위칭 소자의 온/오프 제어 전압은 각각 0 / -2 V이다.

그림 6은 참조 상태에서의 삽입 손실 및 1dB, 2dB, 4dB, 8dB 설정시의 삽입 손실의 측정값을 나타내고 있다. 함께 나타낸 시뮬레이션 결과는 측정값과 매우 잘 일치하며, 제시된 Momentum과 몬테 카를로 해석법을 이용한 설계 방법의 타당성을 증명한다. 그림 6에 도시된 바와 같이, 참조 상태의 삽입 손실은 20GHz에서 6dB이고 40GHz에서는 8dB이다. 따라서, 본 5-비트 pHEMT MMIC 디지털 감쇠기는 고주파에서도 삽입 손실이 작으므로, 본 디지털 감쇠기를 적용한 무선 시스템의 전력 소비를 줄일 수 있는 장점이 있다.




그림 6. 5-bit pHEMT MMIC 디지털 감쇠기의 삽입 손실에 대한 시뮬레이션 및 측정 결과

그림 6에서 참조 상태의 삽입 손실과 1dB 설정시의 삽입 손실의 차이가 1dB 감쇠 특성이 되며, 2dB와 4dB 및 8dB도 같은 방법으로 감쇠 특성을 얻을 수 있다. 이렇게 얻어진 감쇠 특성이 그림 7에 감쇠 특성으로 도시되어 있다.




그림 7. 참조 상태 삽입 손실에 대해 정규화된 감쇠 특성의 측정 결과

그림 7에 나타낸 바와 같이, 본 5-비트 pHEMT MMIC 디지털 감쇠기는 전체 40GHz 주파수 대역 및 전체 23dB 감쇠 범위에서 감쇠 정확도가  $1.0 \pm 0.3\text{dB}$  이다. 감쇠 해상도는 1dB이고, 전체 감쇠량은 DC 부터 20GHz 의 범위에서 23dB이며, 40GHz 까지의 범위에서는 22dB이다. 따라서 본 디지털 감쇠기는 DC 부터 40GHz라는 초광대역의 주파수 대역폭과 23dB의 넓은 감쇠 범위에서 매우 정확한 감쇠 정확도를 나타내고 있으므로 본 디지털 감쇠기의 동작 주파수 대역폭이 매우 광대역화되었음을 알 수 있다.

그림 8은 5-비트 pHEMT MMIC 디지털 감쇠기의 반사 특성을 나타내 것이다. 즉, 본

디지털 감쇠기의 전체 스물네 가지 감쇠 상태에서의 입력단과 출력단의 반사 계수를 그림 8에 나타내었다. 입력단과 출력단의 반사 손실은 DC부터 2GHz의 범위에서는 14dB 이상이며, 2GHz에서 40GHz의 범위에서는 17dB 이상이다. 본 디지털 감쇠기는 입출력 정합이 매우 잘 이루어져 있으므로, 이 디지털 감쇠기를 적용한 무선 시스템에서 부가적인 정합 회로가 필요치 않고, 다른 회로의 특성 변화를 유발하지 않으며, 크기와 무게를 줄일 수 있는 장점이 있다.




그림 8. 전체 24 가지 감쇠 상태에 대한 입력단 및 출력단의 반사 손실 특성 측정 결과.

#### 4. 결론

초광대역 DC ~ 40 GHz 5-비트 pHEMT MMIC 디지털 감쇠기를 설계, 구현하였다. 종래의 Switched-T 감쇠기 구조의 저항값들을 최적화하였을 뿐만 아니라, 새롭게 전송 선로들을 삽입하고, 그 회로 파라미터를 최적화하여 초광대역의 특성을 가진 디지털 감쇠기를 설계, 구현하였다.

고주파에서의 정확한 성능 예측을 위해서 Momentum을 설계에 사용하였으며, 몬테 카블로 해석법을 이용하여 MMIC 공정 변동에 대한 설계된 디지털 감쇠기의 특성 안정성을 확인하였다.

본 디지털 감쇠기는 DC부터 40 GHz의 초광대역의 동작 주파수 대역을 가지고, 감쇠량에 관계없이 항상 입출력 정합을 유지하며, 1dB ± 0.3dB의 우수한 감쇠 정확도 및 1dB의 감쇠 해상도와 23dB의 감쇠 동작 범위를 가지고 있다. 또한, 입력단과 출력단 반사 손실은 전체 24 가지 감쇠 상태와 40 GHz 주파수 범위 전체에서 14 dB 이상이다.

본 초광대역 DC ~ 40 GHz 5-비트 pHEMT MMIC 디지털 감쇠기는 초광대역 특성, 우수한 감쇠 정확도, 우수한 입출력 정합 특성 등을 가지고 있으므로, 다양한 상업용, 군사용, 위성용 시스템에 적용이 가능할 것이다.

#### 참고문헌

- [1] B. khabbaz, A. Pospishil and H. P. Singh, "DC-to-20-GHz MMIC multibit digital attenuators with on-chip TTL control," *IEEE Journal of Solid-State Circuits*, vol. 27, No. 10, pp. 1457-1462, Oct. 1992.
- [2] Triquint Semiconductor: 0.5-18GHz 5-Bit Digital Attenuator TGL6425-SCC, datasheet, 1998.
- [3] F. McGrath and R. Pratt, "An ultra broadband DC-12GHz 4-bit GaAs monolithic digital attenuator," *IEEE GaAs IC Symposium*, pp. 247-250, Oct. 1991.
- [4] M/A-COM: 2-20 GHz 5-Bit Digital Attenuator MAATGM0004-DIE, datasheet, 2003.
- [5] D. Krafcsik, A. Fazal and S. Bishop, "Broadband, low-loss 5-bit and 6-bit digital attenuators," *IEEE MTT-S Int. Microwave Symp. Dig.*, vol.3, pp. 1627-1630, May 1995.
- [6] J. C. Sarkissian, M. Delmond, E. Laporte, E. Rogeaux and M. Soulard, "A Ku-band 6-bit digital attenuator with integrated serial to parallel converter," *IEEE MTT-S Int. Microwave Symp. Dig.*, vol.4, pp. 1915-1918, June 1999.
- [7] Bookhan Technology: 0.5-16GHz 6-bit digital attenuator P35-4304-000-200, datasheet, 2003.
- [8] L. Sjogren, D. Ingram, M. Biedenbender, R. Lai, B. Allen, and K. Hubbard, "A low phase-error 44-GHz HEMT attenuator," *IEEE Microwave and Guided Wave Letters*, vol. 8, No. 5, May 1998.

M E M O