

광 도파관 용 실리콘 마스터의 제작

김정훈*, 서화일*, 정유민**, 조유정**, 김영철**, 김종완***, Makoto Ishida***

*한국기술교육대학교 전기전자공학과, **한국기술교육대학교 신소재공학과,

*** Dept. Electrical and Electronic Engineering, Toyohashi University of Technology Toyohashi 441-8580, Japan

초록

광 도파관 제작을 위한 마스터를 (100), (110) 실리콘 웨이퍼를 이용하여 제작하였다. DRIE와 화학적 습식 식각을 이용하여 사각형 모양의 부드러운 표면을 가진 마스터를 구현하였다. 식각된 패턴의 거칠기는 광 도파관을 제작할 수 있을 정도로 충분히 작았다. 마스터와 광 도파관의 분리를 용이하게하기 위하여 마스터에 산화막을 형성하고 PFAS를 도포함으로써 HYBRIMERS 광 도파관을 성공적으로 제작할 수 있었다.

1. 서론

가까운 미래에는 보드에 있는 칩 사이의 신호 전달을 빠르게 하기 위해 광 통신이 사용될 것이며, 광 도파관이 필요하게 될 것이다. 광 섬유는 먼 거리의 통신을 위해 광범위하게 사용되고 있지만 높은 제조 비용 때문에 광 도파관 같은 짧은 거리의 통신에는 적합하지 않다.

최근 값싼 엠보싱 기술이 개발됨에 따라 짧은 거리의 통신을 위한 도파관 제작 비용이 줄어들게 되었다. 엠보싱 기술은 광 도파관 제작을 위해 마스터라 불리는 패턴화된 판을 요구한다. 니켈, 실리카, 그리고 실리콘 같은 물질들이 마스터 제작에 사용된다.

좋은 광 도파관을 제작하기 위해서 마스터는 사각형 모양의 부드러운 표면을 가지고 있어야 한다. 실리콘은 이방성 습식 식각에 의해 부드러운 표면을 얻을 수 있어 마스터 물질로 자주 사용된다. 그러나 습식 식각의 경우 결정 평면에 따른 식각 비율차이 때문에 사각형 모양의 식각된 패턴을 얻기가 불가능하다.

본 연구에서는 건식 그리고 습식 식각을 이용하여 실리콘 마스터를 제작하였다. DRIE(Deep Reactive Ion Etching)를 이용해 사각형의 식각 구조를 형성하였으며 습식 식각을 사용하여 부드러운 표면을 얻었다.

광 도파관의 코어와 클레이드 재료는 HYBRIMERS(organic-inorganic hybrid materials)를 사용하였고, 광 도파관은 제작된 마스터를 사용하여 엠보싱 기술에 의해 형성화 되었다.

2. 실험 방법

(100), (110) 실리콘 웨이퍼를 마스터 제작에 사용하였다. 광 도파관 형성에 이용될 1×2 , 1×4 형식으로 조개진 패턴으로 노광 작업을 하였다. 식각된 사각형의 구조를 얻기 위해 이방성으로 식각되는 DRIE를 사용하였다. 식각된 패턴의 크기는 $50 \mu\text{m} \times 50 \mu\text{m}$ 이다.

광 도파관 제작에서 마스터의 부드러운 식각 표면은 매우 중요하다. 그러나 DRIE의 공정 메카니즘 때문에 잔물결 모양이 식각 표면에 나타나며 이를 제거해야 우수한 단면 거칠기를 얻을 수 있다. DRIE 공정 중에 형성된 폐시베이션 물질을 제거하기 위하여 HF를 사용하였고, 잔물결 모양인 식각 표면의 거칠기를 줄이기 위해 화학적 습식 식각을 이용하였다. 화학적 습식 식각에는 농도 25%인 TMAH를 사용하였다.

마스터와 제작된 도파관은 쉽게 분리되어야 한다. 이를 위해 식각된 실리콘 표면에 산화막을 형성 시키고 산화막 표면 위를 PFAS(Perfluo Alkyl Silane)막으로 코팅을 하였다.

그림. 1은 엠보싱 과정의 개략도이다. 제작 기판 역할을 하는 실리콘 웨이퍼 위에 클레이드 물질인 MFD(Methacrylic Fluorinated HYBRIMER)와 코어 층에는 MD(Methacrylic HYBRIMER)를 스플린터를 이용하여 도포하였다. 다음 제작된 마스터를 실리콘 웨이퍼 위에 덮는 형식으로 놓고 압력을 가하였다. 그 후 압력을 계속 가하는 상황에서 실리콘 웨이퍼에 열을 가하여 코어 층의 MD를 굳게 하였다. 마지막으로 실리콘 마스터를 떼어내어 광 도파관을 완성하였다.

SPM(Scanning Probe Microscope)과 SEM(Scanning Electron Microscope)을 이용하여 제작된 마스터와 광 도파관을 관찰하였다.




그림. 1 광 도파관 제작 과정.

3. 실험결과 및 고찰

DRIE의 식각된 패턴의 모양은 진행 과정의 상태에 의존한다. 폐시베이션 시간을 7 초로 고정하고 식각 단계 시간에 따른 모양을 조사하였다. 그림. 2는 DRIE 공정 후 제작된 (100), (110)의 마스터 패턴의 입구와 바닥 폭 치수 비율을 보여주고 있다. 비율이 1 이하는 바닥이

입구보다 크기가 큰 것이다. 이는 마스터와 제작된 도파관이 엠보싱 공정 후 쉽게 분리되지 않는 것을 의미한다. 본 연구에서는 식각 단계 시간은 9초로 선택하였다.




그림. 2 식각된 모양의 입구치수/바닥치수 비율.




그림. 3 DRIE 공정 후 제작된 실리콘 마스터 패턴과 단면의 벽면 SEM 측정 (a) 100 (b) 110.

그림. 3 은 DRIE 공정 후 제작된 (100), (110) 실리콘 마스터 패턴과 단면의 벽면을 SEM 으로 측정한 것이다.

그림에서 보듯이 DRIE 식각 구조상 패턴에 나타나는 물결 모양을 볼 수 있다. 이러한 물결모양의 패턴은 마스터와 제작된 도파관이 엠보싱 공정 후 쉽게 분리되지 않고 광 도파관의 광 도전 특성을 감소시키는 결과를 가져온다.

그림. 4 는 습식 식각 시간에 따른 벽면의 거칠기를 나타내고 있다. 광 도파관 제작에 적합한 표면의 거칠기는 8nm 이하이다. 그림에서 보듯이 30 초 이상부터 거칠기는 8nm 이하로 감소하고 있다. 습식 식각 시간을 계속 증가 시키면 (100)은 바닥 면의 모서리 부분, (110)은 입구 부분이 경사진 (111)면이 되는 이방성 식각이 발생하여 사각형 구조 형성이 불가능하게 된다.




그림. 4 습식 식각 시간에 따른 벽면의 거칠기.




그림. 5 2분 동안 습식 식각 후 (a) 100, (b) 110 단면의 SEM 측정.

그림. 5 는 (100), (110)의 이방성 식각이 발생한 것을 보여주고 있다. 따라서 식각 시간을 40초로 선택하였다.

또한 그림. 6 은 (100), (110) 각각의 (a), (b) 습식 식각 전과 (c), (d) 40초 동안 습식 식각 후 벽면의 거칠기를 SPM으로 측정한 것이다. (100)은 습식 식각 전의 거칠기인 14nm에서 40초 동안 습식 식각 후 6nm로 (110)은 10nm에서 2nm로 거칠기가 감소하였다. 거칠기는 습식 식각을 이용하여 광 도파관을 제작할 수 있게 충분히 작아졌다.




그림. 6 (a) 100, (b) 110 의 습식 식각 전과 (c) 100, (b)110 의 40 초 동안 습식 식각 후의 SPM 측정.




그림. 7 광 도파관의 SEM 측정.

광 도파관은 코어와 클레이드의 재료로는 HYBRIMERS(organic-inorganic hybrid materials)를 사용하였고 제작된 마스터를 이용하여 엠보싱 기술에 의해 형성화 되었다. 엠보싱된 패턴은 제작된 마스터로부터 복사된 모양이다. 그림. 7 은 엠보싱 기술에 의해 제작된 광 도파관을 SEM 으로 측정한 것이다. 마스터 표면에 산화막 형성과 PFAS 의 도포로 소수성 특성의 비율이 증가하여 마스터와 실리콘 웨이퍼 사이를 쉽게 분리 할 수 있었다.

4. 결론

광 도파관 제작을 위해 (100), (110) 실리콘 웨이퍼를 이용하여 값싼 실리콘 마스터를 제작하였다. DRIE 와 습식 식각에 의해 직사각형 모양과 부드러운 표면을 가진 사각형 구조의 마스터를 제작할 수 있었다. 벽면 거칠기의 크기는 (100)은 6nm, (110)은 2nm 로 광 도파관을 제작하기에 충분하였다. 마스터에 산화막의 형성과 PFAS 의 도포로 마스터와 제작 기판 역할을 하는 웨이퍼와의 분리가 용이하였다. 제작된 마스터를 이용하여 광 도파관을 성공적으로 제작하였다.

Acknowledgement

본 연구는 산업자원부 지방기술혁신사업(RTI04-01-02) 지원으로 수행되었음

참고문헌

- [1] N. Savage, IEEE Spectrum, 32, 2002.
- [2] M. T. Gale, C. Gimkiewicz, S. Obi, M. Schnieper, J. Sochitzg, H. Thiele, and S. Westenhofer, Optics and Lasers in Engineering, in press, 2004.
- [3] S. Chandrasekaran and S. Sundararajan, Surface and Coatings Technology, in press, 2004.
- [4] C. R. Tellier and A. R. Charbonnieres, Sensor and Actuators A, 105, 62, 2003.
- [5] D. Resnik, D. Vrtacnik, U. Aljancic, M. Mozek, and S. Amon, Microelectronics Journal, 34, 591, 2003.