Formal Verification of the Extended Finite State Machine with SMV

SMV를 이용한 확장된 유한상태 기계의 정형 검증

유한상태 기계는 신뢰성이 요구되는 내장형 시스템의 제어흐름을 표현하고 검증하는데 많이 사용되는 모델이다. 하지만 자체가 가지고 있는 단순함으로 인해 복잡한 시스템을 명세하기에는 부족하다. 이러한 유한상태 기계의 단점을 극복하기 위해 다양하게 확장시킨 유한상태 기계들이 나왔지만 이렇게 확장된 유한상태 기계들에 대한 정형 의미의 부재로 인해서 요구사항중 하나인 명세를 검증하는데 어려움이 따른다. 이에 우리는 확장된 유한상태 기계의 정형 단계 의미를 정의하고, 이를 사용하여 모델에 대한 정형검증을 수행하였다. 그 결과 레이스 조건(race condition)과 애매한 전이, 순환하는 전이 등의 버그들을 모델에서 정형적으로 검출 할 수 있었다.