Proceedings of the Korean Information Science Society Conference (한국정보과학회:학술대회논문집)

  • 2005.07a
  • /
  • Pages.460-462
  • /
  • 2005
  • /
  • 1598-5164(pISSN)
Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

A Design of High Performance Parallel CRC Using A Simple Logic Optimization

논리 최적화 기법을 이용한 병렬 CRC 회로 설계

  • Yi Hyunbean (Dept. of Computer Science and Engineering Hanyang University) ;
  • Kim Jusub (Dept. of Computer Science and Engineering Hanyang University) ;
  • Park Sungju (Dept. of Computer Science and Engineering Hanyang University) ;
  • Park Changwon (Intelligent IT System Research Center, Korea Electronics Technology Institute)
  • Published : 2005.07.01
Download PDF
⟨ Previous Next ⟩

Abstract

본 논문은 통신 시스템에서 오류 검출을 위해 널리 사용되고 있는 Cyclic Redundancy Check (CRC)회로의 병렬 구현을 위한 최적화 알고리즘을 제시한다. 논리 단을 최소로 하면서 가능한 않은 공유 텀을 찾아 매핑 함으로써 속도 및 게이트 수를 줄인다. 본 논문에서는 이더넷의 32비트 CRC를 병렬로 구현하여 성능평가를 하였다. FPGA 및 표준 셀 라이브러리를 이용하여 합성하였으며, 기존의 방식에 비해 속도와 면적 모두 향상되었음을 보여준다.

Keywords