

이마음, 김기철, 김인철

서울시립대학교 전자전기컴퓨터공학부

realmind100@uos.ac.kr, kkim@uos.ac.kr, rin@uos.ac.kr

An FPGA Design of a PWM-Based Fully Digital Audio Amplifier

Maeum Lee, Kichul Kim, RinChul Kim

Department of Electrical and Computer Engineering

University of Seoul

요 약

본 논문에서는 완전 디지털 오디오 증폭기의 FPGA 설계를 보인다. 완전 디지털 오디오 증폭기란 기존의 아날로그 오디오 증폭기의 D/A 변환을 사용하지 않고, PCM(pulse code modulation) 신호로 표현된 디지털 오디오 신호를 디지털 소자만을 사용한 디지털 신호처리 기법으로 전력 증폭된 아날로그 신호를 생성하는 시스템이다. 완전 디지털 오디오 증폭기는 기존의 아날로그 증폭기에 비해 전력 효율이 뛰어나며 소형의 크기로 제작가능하다. 고품질용 완전 디지털 오디오 증폭기는 과표분화기, 교점유도기, 잡음성형기 등으로 이루어져 있다. 본 논문에서는 이러한 주요 부분들에 대한 효율적인 하드웨어구조를 제안하고 FPGA에서의 구현을 위한 설계와 시뮬레이션 결과를 보인다.

I. 서론

완전 디지털 오디오 증폭기란 PCM으로 표현된 신호를 디지털 소자만을 사용하여 아날로그 신호를 생성하는 디지털 신호처리 기법이다[1].

완전 디지털 오디오 증폭기는 PCM 신호를 PWM(pulse width modulation) 신호로 변환한 후 class D 증폭기에 의해 전력을 증폭한다[2]. PWM의 특징으로 인해 트랜지스터를 이용하여 전력을 증폭할 때에는 트랜지스터가 차단구간(cut off region)과 포화구간(saturation region)에서만 동작하게 되므로 우수한 전력효율을 가지고 신호를 증폭할 수 있는 장점이 있다. 일반적으로 아날로그 증폭기의 전력효율이 50% 정도인데 반해 디지털 오디오 증폭기는 90% 이상의 전력 효율을 기대할 수 있다[4].

이러한 장점이 있지만 PCM 신호를 곧바로 PWM 신호로 변환을 하는데 있어서 문제점이 발생한다. 간단한 예를 들어 CD 음질인 44.1KHz, 16비트 PCM신호를 PWM 신호로 표현을 하려면 아래와 같은 매우 높은 동작 주파수가 요구된다.

$$44.1\text{KHz} \times 2^{16\text{bit}} = 2.8901376\text{ GHz} \quad (1)$$

보다 높은 음질의 경우에는 이보다 더 큰 동작 주파수가 요구된다. 이러한 높은 동작주파수의 문제점을 해결하기 위해 일반적으로 PWM 신호의 해상도를 낮추게 된다. 신호의 해상도를 낮추기 위해 저해상의 양자화(quantization)를 사용하는데, 저해상도로의 양자화에서는 양자화 잡음이

발생한다. 이를 해결하기 위해 과표분화(over sampling)를 통한 잡음성형(noise shaping)기법을 사용한다.

본 논문에서는 이러한 완전 디지털 오디오 증폭기의 효율적인 하드웨어구조를 제안하고 FPGA에서의 구현을 위한 설계와 시뮬레이션 결과를 보인다.

본 논문의 구성은 다음과 같다. 2장에서는 완전 디지털 오디오 증폭기의 구조를 자세히 설명한다. 3장에서는 완전 디지털 오디오 증폭기의 하드웨어 구현에 대해서 살펴본다. 4장에서는 설계내용과 시뮬레이션 결과를 보이고, 마지막으로 5장에서 결론을 보인다.

II. 완전 디지털 오디오 증폭기 구조




그림 1. 완전 디지털 오디오 증폭기의 구조

본 논문에서 설계하는 완전 디지털 오디오 증폭기의 구조는 그림 1과 같다. 입력신호로 PCM 신호를 받고, 양자화 할 때 발생하는 양자화 잡음을 줄여주기 위해 과표분화를 해준다. PCM 입력 신호는 과표분화의 배수에 따라 과표분화된다. 본 논문의 완전 디지털 오디오 증폭기는 4배, 8배 그리고 16배의 과표분화를 지원해준다. 교점유도기는 PWM 신호를 얻기 위해 입력으로 받은 과표분화된 입력으로부터 복원신호를 얻고, 복원신호와 기준신호인 톱