

지상파 디지털 TV 수신기 성능향상을 위한 적응 등화기 연구

한종영 송현근 김재명

인하대학교 정보통신대학원

fanaticey@naver.com goodsong21c@naver.com jaekim@inha.ac.kr

Adaptive Equalizer for Performance Improvement of Terrestrial Digital Television Receiver

Jong Young Han Hyun Keun Song Jae Moun Kim

The Graduate School of Information & Telecommunications

Inha University

요약

디지털 TV 전송 방식중의 하나인 ATSC 8-VSB 시스템의 등화기는 훈련신호가 존재하는 구간에서 LMS 알고리즘을 사용하는 DFE 적응 등화기가 사용된다. 그러나 LMS 알고리즘은 그 수렴속도가 느리고 수렴 후 오차 수준이 다른 적응 알고리즘에 비해 높다는 단점이 있다. 본 논문에서는 LMS 알고리즘을 사용하는 DFE의 오차 수준을 낮추기 위한 선형 등화기 구조의 전 처리부(pre-processor)를 사용하여 필터 수렴 후의 DFE의 오차수준을 기존의 DFE보다 낮추었으며 제안된, DFE 구조의 성능을 컴퓨터 모의 실험을 통해 분석하였다.

I. 개요

세계적인 디지털 방송 추세에 따라 국내에서는 1997년 방송 방식의 디지털전환 방침이 내려졌고, 1997년 11월에 전송 방식을 미국식(ATSC)^[1]으로 선정하였다. 그러나 미국식 전송방식의 경우 브라질, 대만, 호주 등지에서의 필드 테스트 결과 다중경로 환경에서의 수신 성능이 열악하고 이동수신 성능이 취약하다는 문제점이 제기되었다. 따라서 미국식 디지털 전송방식의 성능을 개선하기 위해 스마트 안테나, 다이버시티 수신, 등화기 및 동기화 등의 분야에서 활발한 연구가 진행 중이다. 디지털 TV에서 사용되는 등화기는 훈련 신호를 사용하는 DFE 등화 방식과 결정 지향(Decision Direct) 등화 방식이 연계된 동작 방식과 훈련 신호가 존재하지 않을 때 사용되는 블라인드 등화 방식과(Blind Equalization) 결정 지향 등화방식을 연계한 동작 방식을 사용한다[2]. 그러나 훈련 신호가 존재하는 구간이 LMS 알고리즘을 사용하는 DFE의 필터 계수가 항상 안정적으로 수렴할 수 있을 만큼 충분하지 않다. 이러한 문제는 DFE 출력 값의 오차 수준을 상승시키는 요인으로, 이를 방지하기 위해서 적응 알고리즘의 스텝 크기를 가변 시키는 알고리즘과 필터 계수의 초기화 알고리즘 등이 활발히 연구되고 있다. 본 논문은 훈련 신호를 사용하는 DFE의 필터 계수의 수렴시의 오류 수준을

낮추기 위해 선형 등화기 구조의 전 처리기를 사용한 DFE 구조를 제안하고 성능을 분석한다.

본 논문의 2장에서는 디지털 TV 수신기 내의 등화기에 대해 설명하고, 3장에서 제안하는 등화기의 구조 및 등화 방식을 설명한다. 4장에서는 제안된 등화기의 성능을 컴퓨터 모의실험을 통해 살펴보고 마지막으로 5장에서 결론을 맺는다.

II. VSB 수신기 등화기 구조 및 등화 방식

등화기는 채널에 의한 신호의 왜곡을 보상하기 위한 것으로서, 채널을 통과하는 신호는 시간에 따라 다른 왜곡을 겪게 되고 등화기는 왜곡된 신호의 정확한 복호를 위해서 채널의 응답을 추정하여 주기적으로 필터의 템 계수를 갱신함으로서, 채널에 의한 신호의 왜곡 효과를 감소시킨다. 그럼 1은 VSB 수신기의 등화기 구조이다. VSB 수신기의 적용 등화기는 세 가지 방식으로 동작을 한다. 즉, 704개의 훈련 신호가 존재하는 구간에서는 LMS(Least Mean Square)알고리즘을 사용하는 적응 등화방식과 훈련 신호가 존재하지 않는 구간에서 눈(eye)이 열려있을 때의 결정 지향(Decision Direct)방법, 눈이 닫혀 있을 때 데이터 심벌을 참조신호로 사용하는 블라인드 등화(Blind

Equalization) 방식이 사용된다[2].




그림 1. VSB 수신기 등화기

훈련신호 구간에서 사용되는 LMS 알고리즘은 RLS(Recursive Least Square), NLMS(Normalized LMS) 등과 함께 가장 일반적인 적용 알고리즘 중에 하나로서 RLS, NLMS 알고리즘에 비해 계산의 복잡도가 낮고 하드웨어 구현이 간단하다는 장점을 갖는다. LMS 알고리즘의 필터 텁 계수 경신 과정은 식 1과 같다[3].

$$w(n+1) = w(n) + \mu u(n)e^*(n) \quad (1).$$

식 1에서 μ, u, e 는 각각 스텝 크기, 입력 신호 벡터, 참조 신호와 필터 출력사이의 오차 값을 나타낸다. 스텝 크기는 MSE(minimum mean square)값에 얼마나 빠르게 접근해 가는지를 나타내는 파라미터로서, 그 값이 클 경우 필터 계수의 수렴은 빠르나 수렴후의 오차 수준이 높아지는 문제가 발생한다. 따라서 LMS 알고리즘을 사용하는 적용 등화기의 경우 적절한 step-size를 선택하는 것 또한 중요한 문제이다.

훈련 신호가 존재하지 않는 구간에서 사용되는 블라인드 등화 방법의 적용 알고리즘으로는 CMA(Constant Modulus Algorithm) 또는 RCA(Reduced Constellation Algorithm) 등이 일반적이다.

CMA 알고리즘은 Godard 알고리즘이라고도 하며 필터 계수의 경신과정은 다음과 같다[4].

$$c(n+1) = c(n) + \mu u(n)(z(n)(R^2 - |z(n)|^2))^* \quad (2)$$

$$c(n+1) = c(n) - \mu u(n)e^*(n) \quad (3)$$

식 2는 블라인드 모드에서의 계수 경신 방법으로 여기서 R, z 은 각각 분산 상수와 등화기 출력 값을 나타낸다.

식 3은 눈이 열려있을 경우 사용되는 결정지향 모드에서의 계수 경신 방법을 나타낸다.

RCA 알고리즘은 전체 입력 심벌을 감소된 수의 심벌 값에 대한 비용함수를 최소화하는 방법으로 등화기 수렴을 달성하는 방법으로서 계수 경신은 식 4, 5와 같이 이루어진다[4].

$$c(n+1) = c(n) + \mu u(n)\{(z(n) - \hat{b}(n))e^{-\hat{b}(n)}\}^* \quad \text{for blind mode} \quad (4).$$

$$c(n+1) = c(n) + \mu u(n)(\hat{a}(n) - z(n))^* \quad \text{for decision direct mode} \quad (5).$$

여기서 \hat{a}, \hat{b} 는 각각 constellation set 내에서의 constellation point와 감소된 constellation point를 나타낸다. Stop-and-Go 알고리즘의 경우 결정 오차와 블라인드 오차의 부호가 동일할 경우에만 계수를 갱신하는 방법으로 수렴성은 보장되지만 계수를 갱신하는 빈도가 낮기 때문에 상대적으로 수렴속도가 느리다는 단점을 가지고 있다.

III. 제안된 등화기 구조 및 등화 방식

VSB 수신기는 26만개의 데이터 심벌마다 주기적으로 송신되는 704개의 훈련 신호구간에서 LMS 적용 알고리즘을 사용하는 DFE(Decision Feedback Equalizer)가 사용된다. 그러나 LMS 알고리즘을 사용하는 DFE는 몇 가지 문제를 가지고 있다. 첫째, LMS 알고리즘은 RLS나 NLMS와 같은 다른 적용 알고리즘에 비해 수렴 속도가 느리다 [3]. 또한 LMS 알고리즘은 입력 신호와 참조신호의 자기 상관 행렬과 상호 상관 행렬을 계산하지 않음으로서 계산의 복잡도는 줄일 수 있으나 그로인해 수렴후의 오차 수준이 다른 알고리즘에 비해 높다는 두 번째 문제가 발생하게 된다. 이러한 상대적으로 높은 오차 수준은 또 다른 문제를 발생시킨다. 즉, feedback 필터로 잘못 결정된 신호가 입력될 경우 발생하는 에러 전파현상이 더욱 심각해지는 것이다. 이러한 에러 전파현상은 필터의 텁 수가 증가 할수록 더욱 오랫동안 등화기의 결정에 영향을 미치기 때문에 오차 수준을 낮추는 것은 등화기의 성능을 높이기 위해 고려해야 할 중요한 사항 중에 하나이다. 본 논문에서는 등화기 수렴후의 오차 수준을 낮추기 위해 전-처리기(Pre-processor)를 기존의 DFE와 직렬로 결합한 개선된 DFE구조를 제안한다. 전 처리기로 인해 증가되는 계산량을 줄이기 위해 DFE의 전, 후방 필터의 텁 수를 기존의 64, 256 텁에서 64, 64 텁으로 줄이되 전 처리기를 128 텁을 사용함으로서 DFE 텁수의 감소로 인한 성능 열화를 방지하며 성능 개선을 유도하였다. 제안된 등화기의 구조를 그림 2에 나타냈다. 그림 2에서 볼 수 있듯이 제안된 등화기는 DFE 앞 부분에 128개의 텁을 갖는 전 처리기에서 참조 신호 즉, 원하는 신호와 실제 수신된 값의 오차를 거시적으로 추정해 낸 후 후방에 위치하는 DFE에서 추정된 오차값을 미시적으로 또 다시 추정하여 줄여주는 구조로 되어 있다.

DFE의 전방 필터(feed-forward)는 FIR (Finite Impulse Response) 필터로서 다중경로를 통해 수신된 신호의




그림 2. 제안된 적용 등화기 구조

pre-ghost에 의한 영향을 제거하고, 후방 필터(feedback)는 IIR필터로서 post-ghost에 의한 영향을 제거하는 기능을 수행한다. 그러나 IIR필터의 특성을 나타내는 후방 필터의 경우 열악한 채널 환경이나 등화기 초기에 그 수렴성이 안정적이지 않다. 제안된 등화기에서는 전 처리부에서 pre-ghost와 post-ghost를 하나의 FIR필터로 어느 정도 제거한 값을 DFE의 입력으로 제공해 줌으로 DFE feedback 필터의 불안정한 수렴성을 어느 정도 보상해 줄 수 있다는 장점이 있다. 또한 DFE의 여러 전파현상을 줄이기 위해 후방 필터의 입력으로 가해지는 신호는 hard-decision이 아닌 soft-decision을 통해 결정을 하며, 전체적인 DFE의 전, 후방 필터의 텁 수가 줄었기 때문에 에러가 발생한다하더라도 기존의 DFE구조보다 에러의 전파 범위가 줄어들게 된다.

IV. 제안된 등화기의 성능 분석

선형 구조로 되어있는 전 처리기는 128개의 텁을 사용한다. 그러나 중앙 텁 이후의 post-ghost 제거하는 텁 수를 pre-ghost를 제거하는 텁 수에 비해 상대적으로 많이 배치함으로써 FIR필터인 DFE 전방필터에 의해 안정성이 떨어지는 IIR필터인 DFE 후방필터가 등화초기 또는 열악한 채널환경에서의 성능 열화를 보상해 줄 수 있다. 전 처리기는 FIR필터로서 128개의 텁으로 이루어져 있으며 DFE는 전, 후방필터 모두 64개의 텁으로 구성하였다. 전 처리기는 고정된 스텝 크기를 사용하여 적용 등화 시켰으며 DFE는 vss(variable step-size) 알고리즘을 사용하였다 [5].




그림 3. 전 처리기 수렴 특성

그림 3은 브라질 B채널에서 전 처리기의 수렴 특성을 나타낸다. 전 처리기는 IIR 필터에 비해 상대적으로 안정한 동작을 나타내는 FIR 필터로만 구성되어 있기 때문에 안정한 수렴 특성을 나타낸다. 훈련 심벌이 존재하는 704 개의 심벌 구간에서 충분히 안정적으로 수렴함을 알 수가 있다.




그림 4. DFE 수렴 특성

64개의 전, 후방필터를 사용하는 DFE의 경우 등화 초기 또는 열악한 채널 환경에서 상대적으로 수렴의 안정성이 떨어지는 IIR 필터를 포함하고 있기 때문에 전체적인 등화기의 수렴 속도가 떨어지게 되며, 수렴 후의 오차 수준 또한 높게 된다. 그림 4에서 64개의 전, 후방 필터를 사용하는 DFE의 심볼수에 따른 MSE를 나타냈다. 필터의 계수를 갱신하기 위해 가변 스텝 크기(variable step-size) 알고리즘을 사용하였다[5].

$$\mu'(n+1) = \alpha\mu(n) + \gamma e^2(n) \quad (6)$$

$$\mu(n+1) = \begin{cases} \mu_{\max}, & \text{if } \mu'(n+1) > \mu_{\max} \\ \mu_{\min}, & \text{if } \mu'(n+1) < \mu_{\min} \\ \mu'(n+1), & \text{otherwise} \end{cases} \quad (7)$$

식 6에서 α, γ 상수로서 그 값에 따라 수렴속도와 수렴 후 오차 수준이 결정된다. 식 7에서 μ_{\max}, μ_{\min} 은 스텝 크기의 최대값과 최소값을 나타낸다. 일반적으로 μ_{\min} 값은 고정 스텝 사이즈의 방법과 같은 방법으로 계산하며 μ_{\max} 는 식 8과 같다[5].

$$\mu_{\max} \leq \frac{2}{3 \operatorname{tr}(R)} \text{ where } R = E(u \cdot u^T) \quad (8)$$

그림 5에서 전 처리기를 사용한 DFE의 심볼 수에 따른 MSE를 나타냈다. 그림에서 볼 수 있는 것과 같이 전 처리기와 DFE를 독립적으로 사용할 때보다 수렴 속도와 오류 수준의 성능이 개선되었음을 알 수 있다. 이는 전 처리기가 DFE 후방필터의 불안정성을 보완해 주고, 2차에 결

친 신호 등화에 의한 결과이다.




그림 5. 전 처리기 + DFE 수렴 특성

표 1에서 전 처리기, DFE, 제안된 DFE의 수렴 속도와 수렴 후 MSE 수준을 나타냈다.

표 1.

	Pre-processor	DFE	pre-processor + DFE
MSE(dB)	1.7	7.6	1.5
Convergence rate(sample)	400	450	280

V. 결론 및 논의

본 논문에서는 훈련 신호가 존재하는 구간에서 지상파 디지털 TV 수신기 등화기 성능을 개선하기 위해 128탭 구조를 갖는 전 처리기를 사용하였다. 후방 필터가 존재하지 않는 전 처리기의 안정된 동작 특성을 이용하여 등화 초기의 DFE의 수렴 특성을 보완하였으며, 수렴 후 오차 수준을 낮추었다. 제안된 등화기는 전 처리기와 DFE를 독립적으로 사용할 때보다 MSE, 수렴속도 측면에서 향상된 성능을 나타낸다. 훈련 신호구간에서의 등화기 성능 향상은 데이터 심볼 구간에서 decision direct 등화 방법을 사용함에 있어 심볼 결정의 정확도를 높일 수 있도록 눈을 보다 확실하게 열어주는 역할을 한다. 그러나 훈련 신호가 존재하지 않는 구간에서는 블라인드 등화 방법이 사용되기 때문에 추후에는 이에 대한 연구를 진행할 계획이다.

참고 문헌

- [1]. James C. Mckinney and Robert Hopkins. ASTC

digital television standard (A/35). Sept. 1995.

[2]. Advanced Television Systems Committee. ATSC Technology Group Report: DTV Signal Reception and Processing Considerations. Sept. 2003.

[3]. Simon Haykin. Adaptive Filter Theory. 4th Edition. p203~p313. Prentice Hall. 2002.

[4]. Albert Benveniste and Maurice Goursat. Blind Equalizers. IEEE Transactions on Communications. vol. com-32, No. 8, Aug. 1984.

[5]. Raymond H. Kwong. and Edward W. Johnston. A variable Step Size LMS Algorithm. IEEE Transactions on Signal Processing. vol. 40, No. 7, July 1992.

[6]. Monisha Ghosh. Blind Decision Feedback Equalization for Terrestrial Television Receivers. Proceedings of the IEEE. vol. 86, No. 10, Oct 1998.

[7]. Tyseer Aboulnasr and K. Mayyas. A Roubust Variable Step-Size LMS-Type Algorithm: Analysis and Simulations. IEEE Transactions on Signal Processing. vol. 45, No. 3, March 1997.