

단상 전원에 적용되는 수동 및 능동 역률개선회로의 특성

김 철 진¹, 김 총 식¹, 유 병 규², 윤 신 용², 백 수 현²
¹한라대학교, ²동국대학교

Comparative Analysis of Single stage Power Factor Correction Circuit

Cherl-Jin Kim¹, Choong-Sik Kim¹, Byeong-Kyu Yoo², Shin-Yong Yoon², Soo-Hyun Baek²
¹Halla University, ²Dongguk University

Abstract - Conventional Switched Mode Power Supplies(SMPS) with diode-capacitor rectifier have distorted input current waveform with high harmonic order contents. Typically, these SMPS have a power factor lower than 0.7. To improve with this problem the power factor correction(PFC) circuit of power supplies has to be introduced. Specially, to the reduce size and manufacture cost of power conversion device, the single-stage PFC converter is increased to demand as necessary of study.

In this paper, comparative analysis of Valley-fill, boost and feedforward type single stage power factor correction circuit based on the flyback converter is given. Also, the validity of designed three type of single stage PFC circuit are confirmed by simulation and experimental results.

1. 서 론

최근 IC의 고집적화에 따른 기술적 진보에 맞춰 각종 전자기기의 소형·경량화 추세가 빠르게 진전되고 있다. 이에 수반하여 이러한 기기에 안정된 전압을 공급하기 위한 전원부는 대부분이 커패시터 입력방식을 채택하고 있어 입력전류 형태는 펄스성 전류이므로 입력전압의 왜곡과 입력전류의 고조파 성분으로 인해 주변기기에 악영향을 미치게 되고 낮은 역률을 갖게 된다.

이러한 문제점을 해결하기 위해 스위칭 전원의 AC-DC단에 역률개선회로를 적용하여 역률 보상하는 방법에 대한 연구가 활발히 진행되고 있다. 특히 전력변환장치의 부피와 제작비용을 줄이기 위해 단일 전력단 역률개선용 컨버터에 대한 연구가 요구되고 있다.

본 연구에서는 기존의 플라이백 컨버터를 대상으로 역률을 개선하기 위해서 AC-DC단에 Valley-fill, 부스트 및 피드포워드 방식을 각각 적용하여 단일 전력단 역률개선회로의 특성 및 고조파를 비교분석하였다. 비교분석을 수행하기 위해서 각 컨버터를 동일한 경격을 갖도록 설계하였으며, 분석의 타당성을 입증하기 위해 설계 및 제작한 각 컨버터의 시뮬레이션과 실험을 통해 비교 고찰하였다.

2. 역률개선회로

2.1 Valley-Fill방식 역률개선회로

그림 1은 PWM 플라이백 컨버터를 대상으로 역률을 개선하기 위하여 AC-DC단에 Valley-Fill 수동 역률개선회로를 결합시킨 등가회로이며, 그림 2의 (a)와 (b)는 모드별 전압 전류의 이론파형이다.





그림 1. Valley-Fill방식 역률개선회로



(a) 전압파형 (b) 전류파형
그림 2. Valley-Fill방식 역률개선회로 모드별 파형

MODE 1($0 < V_{IN} < V_c$) : 입력전압은 0에서 상승하기 시작하며 정류다이오드는 $V_{IN} < V_c$ 의 관계에서 역バイ어스되고, 스위치 ON시 커패시터 C_1, C_2 는 다이오드 D_1, D_2 를 경유해서 트랜스포머에 에너지를 전달한다.

MODE 2($V_{IN} > V_c$) : 입력전압이 V_c 를 초과하면 정류다이오드가 도통하며, 스위치 ON시 입력전압은 직접 트랜스포머에 에너지를 전달한다.

Valley-Fill방식 역률개선회로는 $V_{IN} > V_c$ 관계에서만 입력전류가 도통하여 MODE 1구간에서의 역률은 저하되는 단점이 존재하므로 정류다이오드 다음 단에 보조 전압 채배기를 이용하여 고역률 특성을 이를 수 있다.

2.2 부스트방식 역률개선회로

그림 3은 부스트방식 역률개선회로의 등가회로이며, 그림 4의 (a)와 (b)는 스위치 ON, OFF시 모드별 등가회로를 나타낸 것이다. 입력단의 역률을 개선하기 위해서 부스트 역률개선회로가 단일 스위치로 구성된 입출력 절연방식 플라이백 컨버터와 결합된 구조를 갖는다.




그림 3. 부스트방식 역률개선회로




그림 4. 부스트방식 역률개선회로의 모드별 등가회로

MODE1 : 스위치 S 가 도통하면 다이오드 D_2 가 도통되며 인더터 L 에 자화에너지가 축적되고, 벌크커패시터 C_2 는 트랜스포머를 자화 시킨다.

MODE2 : 스위치 S 가 차단되면 다이오드 D_1 이 도통하며 인더터 L 에 축적되었던 자화에너지는 벌크커패시터를 충전하고, 트랜스포머는 부하측으로 에너지를 전달한다.

부스트방식 역률개선회로의 본질적인 에너지양은 에너지 축적 커패시터를 교차하는 전압 V_c 이며, 전압은 입력전압 반주기 동안에 흡수된 에너지와 동일한 반주기동안에 부하로 전달된다. 에너지의 관계에서 방정식을 결정할 수 있다.

식 (1)은 전원전압의 각 반주기 동안의 에너지 관계를 나타낸 것이다.

$$\int_0^{\frac{T}{2}} v_i(t) i_i(t) dt = \frac{T}{2} V_0 I_0 \quad (1)$$

여기서, T 는 주기이며, V_0 와 I_0 는 출력단의 전압과 전류이다. 회로파라미터를 전압의 시간 함수로 표현하면 V_c 에 대하여 식 (2)와 같다.

$$\frac{2}{T} \frac{V_i^2}{V_c} \frac{L_2}{L_1} \int_0^{\frac{T}{2}} \frac{\sin \omega t}{V_c - V_i \sin \omega t} dt = 1 \quad (2)$$

여기서, L_1 은 부스트 인더터이며, L_2 는 플라이백 컨버터 트랜스포머의 1차측 인더턴스이다.

식 (2)의 관계에서 실효치 전압의 함수에서의 벌크커패시터 전압 V_c 는 L_1/L_2 와 반비례 관계이며, 입력전류의 왜곡은 L_1/L_2 의 비가 작을수록 저감되고, 고역률이 가능하게 된다. 따라서 역률과 벌크커패시터 전압 V_c 는 반비례 관계 특성을 갖는다.

2.3 피드포워드방식 역률개선회로

그림 5는 피드포워드제어 방식 역률개선회로의 등가회

로이다.




그림 5 피드포워드방식 역률개선회로

역률개선의 수행은 제어기 내부에 전류제환을 설정함으로써 일정 주파수의 클럭으로 스위치를 도통시키고 스위칭 전류 또는 인더터 전류가 설정 전류 i_C 에 도달한 순간에 스위치를 차단시키는 전류제어방식으로 평균 전류모드제어에 의해 입력 전류의 파형을 입력전압 파형에 추종하도록 제어함으로써 역률개선과 출력전압 안정화를 수행한다.




그림 6 플라이백 컨버터의 등가회로

그림 6은 스위치 S 가 ON, OFF시 피드포워드방식 역률개선회로의 MODE1, MODE2 각 상태를 나타내는 등가회로이다.

MODE1 : 스위치 S 가 도통하면 트랜스포머 1차측 자화 인더턴스에 의해 에너지가 축적되고, 트랜스 2차 권선에는 1차와 반대 극성의 전압이 유도되므로 다이오드 D 는 역 바이어스 되어 차단되고 2차 권선에는 전류가 흐르지 않는다.

MODE2 : 스위치 S 가 차단되면 2차 권선에는 전 상태와 반대 극성의 전압이 유도되고, 다이오드를 도통 시킴으로써 트랜스포머에 축적된 자화에너지는 출력으로 에너지를 전달한다.

인더터의 입력전류 i_{1pk} 는 0에서부터 선형적으로 증가하고, 입력전류의 피크치는 주스위치 S 가 턠-오프 되는 시점이며, 다음 식 (3)과 같이 나타낼 수 있다.

$$i_{1pk} = \frac{v_{IN}(t)}{L} DT_s = \frac{V_{IN} |\sin \omega_L t|}{L} DT_s \quad (3)$$

여기서,

v_{IN} 은 정류된 입력전압

D : 시비율, T_s : 스위칭 주기

정류된 선간전압이 $v_{IN}(t) = V_{IN} |\sin \omega_L t|$ 일 경우 입력전류의 평균값은 식 (4)와 같다.

$$i_{1pk}(t) = \frac{1}{2} i_{1pk}(t)D = \frac{D^2 V_{IN}}{3f_s L} |\sin \omega_L t| \quad (4)$$

정상상태에서 시비율과 스위칭 주파수가 일정하게 유지된다고 가정하며, 이때의 평균 입력전류는 입력전압과 주기가 같고 크기가 비례하는 형태이므로, 결국 인덕터는 높은 역률로 개선될 수 있으며, 고조파 성분도 저감된다.

V_{IN} 이 일정한 값으로 유지될 경우 CCM동작 조건은 식 (5)와 같이 나타낼 수 있다.

$$V_0 \geq \frac{N_2}{N_1} (1-D)V_{in} \quad (5)$$

최대 시비율과 최소 입력전압에서 인덕터 L 의 CCM 동작 조건은 다음 식 (6)과 같이 나타낼 수 있다.

$$L \geq \frac{D^2 V_{in}}{4f_s P_{in}} \quad (6)$$

3. 시뮬레이션 및 실험

그림 7은 본 연구에서 설계 및 제작한 역률개선회로의 파라미터로 시뮬레이션을 수행한 입력전압 및 입력전류의 파형이다.




그림 7. 입력전압 및 입력전류의 시뮬레이션 파형

본 연구에서는 플라이백 컨버터를 대상으로 Valley-Fill 및 부스트 그리고 피드포워드방식을 각각 적용한 single-stage 역률개선회로의 역률을 비교분석하기 위해 출력 48[W]에서 회로를 설계 및 제작하였다.

그림 8은 본 연구에서 설계 및 제작한 각 역률개선회로의 실험결과로써 입력전압 및 전류 파형을 나타내고 있다.




그림 8. 입력전압 및 입력전류의 파형

4. 결 론

본 연구에서는 플라이백 컨버터를 대상으로 Valley-Fill, 부스트 및 피드포워드방식을 각각 적용한 Single-stage 역률개선회로를 대상으로 동작 특성 및 역률을 비교분석 하였다. 또한 분석의 타당성을 확인하기 위하여 Pspice를 이용하여 시뮬레이션을 수행하였으며, 출력 48[W]에서 설계 및 제작한 Valley-fill, 부스트 및 피드포워드방식 역률개선회로의 실험 결과 저고조파 고역률을 제어가 가능함을 확인하였다.

향후, 전류의 왜곡현상을 최소화시킬 수 있는 하드웨어 설계방안을 제시함으로써 중·소용량의 전원장치의 역률개선에 유용하게 응용될 것으로 기대된다.

[참 고 문 헌]

- [1] R. redl. L. Balogh and N.O. Solcal, "A newfamily of sing le stage isolated power-factor corrector with fast regulation of the output voltage", in proc. IEEE PESC'92 Rec, pp.1137-144, 1992.
- [2] M. Madigan, R. Erickson, and E. Ismail, "Integrated high quality rectifier regulators", in IEEE Power Electronics Speci alists Conf, pp. 1043~1051, 1992.
- [3] K. Kit SUM "Improved Valley-Fill Passive Current Shaper", PCIM'97, P42-50.
- [4] Jinrong Qian; Qun Zhao; Lee, F.C, "Single-Stage Single-Switch Power-Factor-Correction AC/DC Converter with DC -Bus-Voltage Feedback for Universal Line Application", IEE E Transactions on power Electronics, vol. 13, (no. 6), IEEE, pp. 1079~1088, Nov1998.
- [5] L. Rossetto, G. Spiazz, P. Tenti, "Control techniques for power factor correction converters", Department of Electronics and Informatics, University of Padova, Via Gradenigo 6/a, 35131 Padova-ITALY.
- [5] 김철진 외, "동동 클램프 모드로 동작하는 단일 전력단 AC/DC 컨버터에 의한 역률개선", 대한전기학회 논문지, 50B-8-4, pp. 392~401, 2000.