

고조파 억제 특성을 갖는 집중 소자형 N-Way 전력 분배기 설계

이상현*, 박준석*, 김형석**, 임재봉*, 조홍구*
 국민대학교 전자정보통신공학부*, 중앙대학교 전기전자공학부**

Design of Lumped Element type N-Way Power Divider with Harmonic Suppress characteristic.

Sang-Hyun Lee*, Jun-Seok Park*, Heong-Seok Kim**, Jae-Bong Lim*, Hong-Goo Cho*
 School of Electrical Engineering Kookmin Uni*, School of Electrical and Electroics

Abstract - In this paper, Surppose lumped element type power divider with superior Harmonic suppress characteristic. This power divider is small than general power divider(Wilkinson power divider) in low frequency. The lumped element type power divider have applicaiona Filter theory. The lumped element type power divider employ neighborhood low frequency as 10MHz.

중심으로 개방회로로 분리하면, 포트2 임피던스는 전송 선로가 마치 $\lambda/4$ 임피던스 변환기와 같이 보이므로,

$$Z_m^e = \frac{Z^2}{2} \quad (1)$$

이고, $Z = \sqrt{2}$ 이면 포트2는 우수 모드 급전시 정합된다.

기수 모드인 경우, 우수모드의 경우와 마찬가지로 Symmetric line을 중심으로 접지시켜 회로를 2등분하고, 포트 2에서는 마치 개방회로처럼 보이므로 임피던스가 $r/2$ 로 된다. 따라서 $r=2$ 이면 포트 2는 정합된다.

이와 같이 Wilkinson 전력 분배기의 파라미터 값을 추출할 수 있다.

Wilkinson 전력 분배기의 S-paramter를 살펴보면,

$$S_{11} = S_{22} = S_{33} = 0$$

$$S_{12} = S_{21} = \frac{V_1^e + V_2^o}{V_2^e + V_1^o} = -\frac{j}{\sqrt{2}}$$

$$S_{13} = S_{31} = -\frac{j}{\sqrt{2}} \text{ 이고,}$$

$$S_{23} = S_{32} = 0 \text{ 이므로 포트2와 3은 분리되어 있다.}$$

1. 서 론

무선 통신 이용자의 증가는 이용자의 무선 통신 품질의 향상을 위해 하드웨어적 또는 소프트웨어적 등의 여러 각도에서 많은 방법이 제시되었다. 그 중에서 하드웨어적인 부분에서 이용자의 통신 품질을 향상시키기 위해서 많은 비용이 드는 기지국을 증가시키는 것보다 중계기의 증가를 통한 넓은 영역에서 사용할 수 있도록 지향하는 추세이다. 이러한 중계기에서 사용되는 10MHz정도의 낮은 주파수에서 사용되는 전력분배기는 일반적인 전력 분배기인 Wilkinson전력 분배기로 구현하기에는 여러 가지 문제점을 가지고 있다. 본 논문에서는 이러한 문제점을 해결하기위해 여파기 설계 이론을 이용하여 전력분배기를 설계 하였다.

2. 본 론

2.1 기본적인 전력분배기

일반적인 전력 분배기는 하나의 입력 신호가 분배기에 의해 보다 작은 전력을 가진 두 개 이상의 신호로 나누어지는 것을 말한다.

그림 1은 일반적인 전력 분배기를 나타낸 것이다. 전력 분배기의 일반적인 종류는 하이브리드 커플러, lange 커플러, Wilkinson power divider등이 있으며 이 중 가장 많이 사용되는 전력 분배기는 Wilkinson power divider이다.

Wilkinson power divider는 출력 포트가 정합되어 있을 때, 무손실이 되는 특성을 가지는데 이것은 반사파 전력만 소비되는 유용한 특성이다.

이 전력 분배기는 그림 2(a)와 같이 마이크로스트립 또는 스트립 선로로 구성할 수 있으면 그림 2(b)와 같은 정규화된 대칭형 Wilkinson 전력 분배기 회로를 가진다.

이 회로는 우-기모드 해석법을 이용하여 해석한다. 우수모드인 경우, 그림 2(b)의 Symmetric line을

2.2 여파기 설계 이론을 이용한 집중 소자형 전력분배기 설계

여파기 설계의 방법에는 영상 파라미터법과 삽입 손실법에 의한 여파기 설계 방법이 있다.

이 논문에서는 삽입 손실법에 의한 여파기 설계 이론을 바탕으로 전력 분배기를 설계할 것이다.

삽입 손실법에서 여파기 응답은 삽입 손실 또는 전력 손실비 P_{LR} 에 의해 다음과 같이 정의된다.

$$P_{LR} = \frac{\text{소스로부터 얻을수 있는 전력}}{\text{부하에 전달된 전력}} = \frac{P_{e,c}}{P_{load}} = \frac{1}{1 - |\Gamma(u)|^2} \quad (2)$$

dB로 표시된 삽입 손실(IL)은

$$IL = 10 \log P_{LR} \quad (3)$$

따라서 다음 식과 같이 u^2 의 다항식으로 표현됨을 알 수 있다.

$$|\Gamma(u)|^2 = \frac{M(u^2)}{M(u^2) + N(u^2)} \quad (4)$$

여기서, M과 N은 u^2 의 실수 다항식이다. 식(4)를 식(2)에 대입하면, 다음과 같은 식을 얻을 수 있다.

$$P_{LF} = 1 + \frac{M(u^2)}{N(u^2)} \quad (5)$$

실제 구현 가능한 여파기의 전력 손실비는 식(5)의 형태이며, 전력 손실비가 규정되면 반사 계수 $\Gamma(u)$ 도 정해진다. Chebyshev 다항식을 이용하여 N차 저역 통과 여파기의 삽입 손실은 다음과 같이 정의할 수 있다.

$$P_{LF} = 1 + k^2 T_N^2\left(\frac{u}{u_c}\right) \quad (6)$$

차단 주파수 $u_c = 1$ 인 Equal-ripple 저역 통과 여파기의 전력 손실비는 식(6)으로부터 다음과 같이 구할 수 있다.

$$P_{LF} = 1 + k^2 T_N^2(u) \quad (7)$$

Chebyshev 다항식은 다음과 같은 성질을 가지고 있다.

$$T_N(0) = \begin{cases} 0 & \{N\} \text{ 홀수일 때} \\ 1 & \{N\} \text{ 짝수일 때} \end{cases} \quad (8)$$

식(7)로부터 N이 홀수인 경우 $u = 0$ 에서 여파기의 손실비가 1임을 알 수 있다. 그러나 N이 짝수인 경우 $u = 0$ 에서의 전력 손실비는 $1 + k^2$ 이다.

또한, 저지 대역의 감쇠가 정해지면, 그림 3.의 곡선들로부터 리플값에 대한 필요한 N의 값을 결정할 수 있다.

이러한 여파기 설계 이론으로 표 1.의 spec.을 만족하는 전력 분배기를 설계·제작하였다.

그림 4.는 회로도이며 그림 5.는 회로 시뮬레이션을 한 결과 파형이다. 그림 5(a)는 Gain과 Rejection을 보이며, 그림 5(b)는 포트간 격리도를 나타낸다. 그림 4의 집중형 소자를 이용하여 이를 실제 제작하고, 그림 6과 같이 측정하였다.

3. 결 론

여파기 설계 이론을 적용하여 설계한 집중 소자형 전력 분배기는 낮은 주파수에서 wilkinson 전력분배기에서 발생하는 전력 분배기의 사이즈 문제를 해결할 수 있었으며, 포트간 격리도는 단수를 조절함으로써 큰 격리도를 얻을 수 있었다.

[참 고 문 헌]

[1]G.Matthaei, L.Young, E.M.T.Jones, "Microwave Filters Impedance-Matching Networks and Coupling Structure."






그림 1. 일반적인 전력 분배기




(a)



(b)

그림 2. (a) 마이크로스트립형 Wilkinson 전력분배기 (b) 정규화된 대칭형 Wilkinson 전력분배기






그림 3. Equal-ripple 여파기 기본형의 감쇠 대 정규화된 주파수
(a) 0.5dB 리플 (b) 3.0dB 리플




그림 4. 2Way Power Divider 회로도





그림 5. 회로 시뮬레이션 결과 파형
(a)Gain · Rejection 파형 (b)port간 isolation 파형





그림 6. 실제 제작하여 측정된 파형
(a)Gain · Rejection 파형 (b)port간 isolation 파형

표1. 2Way Power Divider Spec.

사용 Freq.	2 ~ 23MHz	
Output Freq	2 ~ 23MHz	
Input Power Range	+20dB Max	
Gain	모든 port	-4dB Max
Rejection	60MHz ~ 1GHz	50dBc Min
port간 isolation	62MHz ~ 2.2GHz	60dBc Min