

Sol-gel법에 의해 제조된 강유전체 $\text{Bi}_{3.15}\text{La}_{0.85}\text{Ti}_3\text{O}_{12}$ 박막의 결정 배향성 조절

이남열, 윤성민, 이원재, 신웅철, 류상욱, 유인규, 조성목, 김귀동, 유병곤
한국전자통신연구원 집적회로연구부 다기능소자팀

Crystallographic orientation modulation of ferroelectric $\text{Bi}_{3.15}\text{La}_{0.85}\text{Ti}_3\text{O}_{12}$ thin films prepared by sol-gel method

Nam-Yeal Lee, Sung-Min Yoon, Won-Jae Lee, Woong-Chul Shin, Sang-Ouk Ryu, In-Kyu You, Seong-Mok Cho, Kwi-Dong Kim and Byoung-Gon Yu
ETRI

Abstract

We have investigated the material and electrical properties of $\text{Bi}_{4-x}\text{La}_x\text{Ti}_3\text{O}_{12}$ (BLT) ferroelectric thin film for ferroelectric nonvolatile memory applications of capacitor type and single transistor type. The 120nm thick BLT films were deposited on Pt/Ti/SiO₂/Si and SiO₂/Nitride/SiO₂ (ONO) substrates by the sol-gel spin coating method and were annealed at 700 °C. It was observed that the crystallographic orientation of BLT thin films were strongly affected by the excess Bi content and the intermediate rapid thermal annealing (RTA) treatment conditions regardless of two type substrates. However, the surface microstructure and roughness of BLT films showed dependence of two different type substrates with orientation of (111) plane and amorphous phase. As increase excess Bi content, the crystallographic orientation of the BLT films varied drastically in BLT films and exhibited well-crystallized phase. Also, the conversion of crystallographic orientation at intermediate RTA temperature of above 450 °C started to be observed in BLT thin films with above excess 6.5% Bi content and the rms roughness of films is decreased. We found that the electrical properties of BLT films such as the P-V hysteresis loop and leakage current were effectively modulated by the crystallographic orientations change of thin films.

Key Words : Sol-gel method(졸-겔법), BLT($\text{Bi}_{3.15}\text{La}_{0.85}\text{Ti}_3\text{O}_{12}$), ONO(SiO₂/nitride/SiO₂ 박막), Crystallographic orientation(결정 배향성), Ferroelectric(강유전체)

1. 서 론

강유전체 박막의 잔류분극과 분극반전에 의한 히스테리시스 특성을 메모리 동작에 응용하기 위한 시도가 오래전부터 많은 연구자를 통하여 이루어져 왔다.^(1~2) 특히, 강유전체 메모리는 비휘발성, 고속화, 저 소비 전력화 등을 실현할 수 있는 큰 장점을 가진 메모리 구조이다. 강유전체 메모리는 크게 capacitor형 메모리와 단일 트랜지스터형 메모리의 두 가지 종류로 분류할 수 있으며, 이러한 두 가지 타입의 메모리를 구현하기 위한 강유전체 물질로서는 현재까지는 Bi 층상의 페롭스카이트 구조를 갖는 $\text{SrBi}_2\text{Ta}_2\text{O}_9$ (SBT)계 강유전체 재료가 가장 많

이 연구되고 있다.^(3~4) 그러나, SBT 강유전체 재료는 잘 알려진 것처럼 우수한 박막 피로 특성에도 불구하고 고온의 박막 결정화 온도로 인한 하부 구조와의 계면 문제, 낮은 잔류분극과 항전계 등의 재료 특성을 가지고 있다. 본 논문에서는 최근 많이 연구되고 있는 $\text{Bi}_{4-x}\text{La}_x\text{Ti}_3\text{O}_{12}$ (BLT) 강유전체 재료를 이용하였다.^(5~7) $\text{Bi}_4\text{Ti}_3\text{O}_{12}$ (BT)에 La를 치환시킨 BLT 박막은 우수한 박막 피로(Fatigue) 특성을 보이며, 기존의 SBT 박막과 비교하여 낮은 결정화 온도와 비교적 높은 잔류 분극값을 가지고 있다는 장점으로 인하여 최근 주목을 받고 있는 강유전체 소재이다. 그러나 BLT 강유전체 박막은 $\text{Bi}_4\text{Ti}_3\text{O}_{12}$ 와 같이 intrinsic anisotropic 강유전체 특

성을 가지고 있기 때문에 다양한 공정 조건, BLT 조성, 하부 기판 등의 변화에 따라 결정 성장 기구가 매우 민감하게 변하는 물질로 알려져 있다.^(8~12) 또한 이러한 결정 배향성의 변화에 따라 잔류분극(2P_r), 항전계(E_c), 비유전율(ε) 등의 전기적 특성이 변화한다. 따라서 본 연구에서는 BLT 강유전체 소재의 결정 배향성의 조절을 통한 재료의 특성 변화를 이용하여 capacitor 형과 단일트랜지스터 형의 비휘발성 강유전체 메모리 구조에 적용하기 위한 공정 조건 변화 실험을 수행하였다. 특히, Bi 첨가량과 중간열처리 온도를 변화시켜가면서 박막 형성 조건을 최적화 하고자 하였으며, BLT 박막의 하부 기판 의존성을 평가하기 위하여 (111) 결정 방향성을 갖는 Pt/Ti/SiO₂/Si 기판과 비정질의 SiO₂/nitride/SiO₂ (ONO)/Si 기판을 이용하여 MFM 구조와 MFIS 구조를 성공적으로 제작하였다. 이렇게 제작된 두 가지 구조의 기본적인 재료적, 전기적 특성을 평가한 결과를 논의하고자 한다.

2. 실험 방법

2.1 Sol-gel BLT 박막의 제작

본 실험에서 사용된 BLT 용액은 sol-gel 법에 의하여 제조되었다. sol-gel 용액의 출발 물질로써는 bismuth acetate, La(TMHD)₃, titanium isopropoxide precursor를 사용하였으며, solvent는 acetic acid와 2-methoxyethanol를 사용하였다. 먼저 glove box 안에서 titanium isopropoxide를 2-methoxyethanol solvent에 용해시킨 후 bismuthacetate, La(TMHD)₃, titanium isopropoxide, acetic acid를 혼합하였으며, bismuth 량을 각각 0% ~ 10% 첨가시켜 농도 0.06M의 Bi_{3.15}La_{0.85}Ti₃O₁₂ ~ Bi_{3.3415}La_{0.85}Ti₃O₁₂ 사이의 조성을 갖는 sol-gel 용액을 제조하였다. 이러한 다양한 조성의 BLT sol-gel 용액을 이용하여 강유전체 BLT 박막을 스펀 코팅법으로 Pt/Ti/SiO₂/Si 기판과 ONO 기판 위에 공정 조건을 변화시켜가면서 성장하였다. Spin coater의 회전 조건은 약 2000rpm에서 30초 정도이다. 증착 후 수분과 solvent를 제거하기 위하여 hot plate 위에서 200 °C에서 5분 baking을 수행하였으며, rapid thermal annealing (RTA) 시스템을 이용하여 300 °C ~ 650 °C 사이의 온도에서 1 분간 중간 열처리를 수행하였다. 이와 같은 과정을 원하는 박막 두께를 얻을 때까지 반복 진행하였으며, BLT 박막 두께는 약 1200 Å로 고정하였다. 마지막으로 박막 결정화는 일반적인 tube furnace를 이용하여 700 °C 온


도에서 30분간 산소분위기 열처리하였다. 마지막으로 BLT 박막의 전기적 특성을 평가하기 위하여 DC sputter를 이용하여 Pt 상부전극을 증착하였고, left off법으로 전극 사이지를 정하였다. BLT 박막의 결정 배향성, 표면 미세구조, 및 박막두께는 x-ray diffraction (XRD)과 scanning electron microscopy (SEM)를 이용하여 분석하였으며, 표면 rms roughness와 peak to valley값은 atomic force microscopy (AFM)를 이용하여 관찰하였다. 또한 Pt/BLT/Pt (MFM) 구조와 Pt/BLT/ONO/Si (MFIS) 구조의 커패시터를 제작하여 전기적 특성을 평가하였다. Capacitance vs. voltage (C-V)와 유전 특성은 impedance gain-phase analyzer (HP4194A), 누설전류 특성 (I-V)은 precision semiconductor analyzer (HP4156A), 그리고 BLT 강유전체의 분극 특성은 RT66A ferroelectric test system를 이용하여 평가하였다.

3. 결과 및 고찰

3.1 공정 조건에 따른 BLT 박막의 재료 특성


그림 1은 다양하게 Bi 량을 첨가시킨 BLT 용액을 이용하여 제작 한 BLT/Pt/Ti/SiO₂/Si 구조의 XRD 패턴을 보이고 있다. 비스무스 량은 0%에서 10%까지 변화시켰다. 또한 최종 박막 결정화는 산소분위기 700 °C에서 30분으로 고정하여 열처리하였으며, 그림 1(a), (b)는 중간 RTA 열처리 조건을 달리하여 수행하였다. XRD 결과에서 보이는 바와 같이 Bi 첨가량이 증가 할수록 결정 성장이 잘 일어나는 것을 확인 하였다. 또한, 중간 열처리 조건의 변화에 따른 결과로서 Bi 첨가량이 5% 이하에서는 중간 열처리 조건에 대하여 결정 배향성의 변화가 거의 보이지 않는 반면에 Bi 첨가량이 6.5% 이상이 되면서 두 조건에서 결정상의 변화가 뚜렷하게 나타나고 있음을 알 수 있다. 즉, 중간 열처리를 수행하지 않은 조건에서는 (117) 방향의 결정성이 강하게 나타나는 반면, 450 °C 이상의 열처리를 수행하였을 경우에는 c축 방향의 결정성이 점점 강해져 박막 전체에 비교적 random한 결정 성장 경향을 보인다.

그림 2는 Bi 첨가량에 따른 BLT/ONO/Si 구조의 XRD 패턴을 보이고 있다. 그림 1의 Pt/Ti/SiO₂/Si 기판에서의 XRD 특성과 마찬가지로 Bi 첨가량이 증가 할수록 결정성이 강해지는 것을 확인할 수 있다. 또한 중간 열처리 조건에 대한 결정성의 경향에서도 3.5% 이상 Bi가 첨가된 경우에 결정성의



(a) Without RTA (b) With 450°C RTA

그림 1. Bi 첨가량에 따른 Pt/Ti/SiO₂/Si 기판 위의 BLT 박막의 XRD 패턴.



(a) Without RTA (b) With 450°C RTA

그림 2. Bi 첨가량에 따른 ONO 기판 위의 BLT 박막의 XRD 패턴.

반전 특성이 관찰되기 시작하였다. 그러나 Bi 첨가량이 0% 이하에서는 그림 2 (a), (b)에 대하여 결정 배향성의 차이가 뚜렷하게 나타나지 않았다. 두 조건의 BLT 박막에서 보이는 (004), (006), (008) peak들은 Bi₂Ti₂O₇에서 관측되는 pyrochlore 결정상으로 생각되며, 이러한 BLT 박막의 pyrochlore 결정상들은 Bi 양이 3.5% 이상으로 증가되면서 차차 사라짐과 동시에 BLT 박막에 관련된 peak으로 바뀌고 있는 것을 알 수 있다. 이상의 Pt/Ti/SiO₂/Si와 ONO/Si의 서로 다른 종류의 기판에 증착된 BLT 박막의 XRD 특성으로부터 RTA 온도 450 °C 이상에서 결정성의 반전 현상을 보이는 공통점을 관찰 할 수 있었다. 그리고 결정 방향성을 가지는 Pt/Ti/SiO₂/Si 기판의 BLT 박막에서는 RTA 온도가 450 °C가 되면서 (117)과 (001) peak이 random하게 같이 관측되는 반면에, amorphous의 ONO/Si 기판에서는 450 °C 이상의 온도가 되면서 (117) Peak이 약해지다가 완전히 사라진다는 차이점을 또한 확인할 수 있었다. 이러한 특성은 결국 BLT

박막이 성장할 때 열처리 공정조건 뿐만 아니라 기판에 의존성을 갖는다는 것을 의미한다.




그림 3. Bi 첨가량에 따른 BLT/Pt/Ti/SiO₂/Si 구조의 SEM 사진.




그림 4. Bi 첨가량에 따른 BLT/ONO/Si 구조의 SEM 사진.

그림 3과 그림 4는 0%, 5%, 10%의 Bi가 첨가되어 있는 BLT 박막의 중간 열처리 온도에 따른 BLT 박막의 표면 morphology와 미세구조를 관찰하기 위한 SEM 표면 사진을 보이고 있다. 그림 3(a), 그림 4(a)는 200 °C에서 baking만 수행하였으며, 그림 3(b), 그림 4(b)는 건조 후 중간 RTP 온도를 450 °C하여 열처리 한 다음 산소분위기에서 700 °C 30 분 최종 열처리를 하였다. 두 그림에서 보이는 바와 같이 5% 이하의 Bi가 첨가된 경우에는 완전 결정화가 나타나지 않고 전체표면에 부분적으로 amorphous의 형상이 보이고 있으며, Bi 10%에서 결정입자의 크기가 커지면서 결정화가 강하게 일어나는 것을 관찰 할 수 있었다. 또한 표면 미세구조의 중간 열처리 온도의 변화에 따른 온도 의존특성을 살펴본 결과, 하부 기판이 결정성을 가지는 BLT/Pt/Ti/SiO₂/Si 구조의 경우(그림 3)에는 5% Bi가 첨가된 경우에는 중간 열처리에 따라 미세구

조의 차이가 많이 나타나지 않는다. 반면에 Bi 양이 10%로 증가 되면서 중간 열처리를 수행하지 않은 경우, BLT 박막의 결정립 형태가 작고 가느다란 모양의 구조를 보이다가, 온도가 450 °C로 증가 하면서 전체적으로 미세한 모양의 grain이 줄어들면서 morphology가 아주 매끄럽게 되고, 표면전체에 크고 평탄한 결정 모양으로 성장하였다. 이때, 결정 grain 모양이 표면에서 넓게 퍼지는 면이 c축 방향인 것으로 판단된다. 반면, amorphous의 하부 기판을 가지는 BLT/ONO/Si 구조의 경우(그림 4)에는 중간 열처리 유무에 따른 미세구조의 차이가 강하게 나타나는 것을 알 수 있으며, 특히 Bi가 10%인 경우, (117)과 (001)의 결정성 차이에 따른 미세구조의 차이가 그림 3의 결과보다 뚜렷하게 나타나는 것을 알 수 있었다. 이 상의 표면 현상은 그림 1과 그림 2에서 관찰한 XRD 패턴 결과와 거의 일치함을 보이며, BLT 박막의 미세구조도 역시 Bi 첨가량과 하부 기판, 그리고 열처리 온도에 많은 영향을 받고 있는 것으로 사료된다. 특히 10% Bi가 첨가된 경우에 중간 열처리 온도에 따라 (117) 배향성과 c축 배향성의 차이가 강하게 나타나는 것을 관찰 할 수 있었다.

그림 5는 다양한 공정 조건을 갖는 BLT 박막의 표면 거칠기의 변화를 나타내기 위한 AFM 사진을 보여준다. BLT 박막 두께는 약 120nm로 고정하였다. BLT 박막의 하부 기판에 따른 표면 거칠기를 관찰한 결과, BLT/Pt/Ti/SiO₂/Si 구조 (그림5 (a), (b))의 표면 거칠기는 중간 열처리의 유무에 따라 거의 변화하지 않았으며, 약 50nm의 peak to valley 값과 5.1 ~ 5.85nm 범위의 rms 값을 유지하였다. BLT/ONO/Si 구조에서 그림 5(c)는 그림5 (a), (b)의 표면 거칠기와 비슷한 값을 유지한 반면, 중간 열처리 수행한 그림 5(d)는 26nm의 peak to valley와 1.87nm rms의 낮은 표면 거칠기 값을 나타냈다. 이러한 표면 거칠기 값의 변화도 하부 기판과 중간 열처리 조건에 따른 의존성을 보이며, 박막의 고온의 열처리 중 결정화 과정에서의 서로 다른 결정립 성장에 기인한 것으로 여겨진다.

BLT 박막의 결정 배향성의 Bi 효과에 대한 연관성을 평가하기 위하여 Bi 첨가량에 따른 BLT 박막내의 각각 원소의 조성 분석을 수행 하였다. <표1>은 EPMA 분석에 의한 각 성분의 조성 결과이다.

(Bi_{3.15}La_{0.85})Ti₃O₁₂ stoichiometry 조성의 Bi, La, Ti, O 성분의 양을 다른 조성의 BLT 박막과 비교하기 위하여 atomic 퍼센트로 나타내었다




그림 5. 10% Bi 첨가량을 갖는 BLT/Pt/Ti/SiO₂/Si (a),(b)와 BLT/ONO/Si (c),(d)구조의 RTP 온도에 따른 표면 AFM 사진.

Bi 첨가량이 0% ~ 10%로 증가 할수록 BLT 박막의 Bi 함유량이 증가하는 것을 알 수 있으며, Bi가 10%가 첨가된 BLT 박막에서의 Bi양과 stoichiometry BLT 박막의 Bi 양이 거의 비슷한 것을 확인 할 수 있었다. 이것은 BLT 박막의 최종 결정화 열처리에 의하여 박막의 Bi가 휘발되는 특성으로 인하여 BLT 박막내의 Bi 함유량이 조절되고, 이렇게 결정된 Bi의 양이 결정성, 표면 미세구조, 거칠기 등의 재료 특성에 민감하게 기여하는 것으로 판단된다.


표 1. Bi 첨가량에 따른 BLT 박막의 EPMA 분석 결과.

Atomic percent(%)	Bi	La	Ti	O	Total
Bi _{3.15} La _{0.85} Ti ₃ O ₁₂	16.58	4.47	15.79	63.16	100
Excess Bi-0 %	14.980	3.846	17.646	63.529	100
Excess Bi-3.5 %	15.687	3.937	16.979	63.396	100
Excess Bi-5.0 %	15.873	3.786	16.951	63.390	100
Excess Bi-6.5 %	16.292	3.794	16.595	63.319	100
Excess Bi-10.0 %	16.575	3.513	16.593	63.319	100


3.2 BLT 커패시터의 전기적 특성

앞에서 분석한 재료적 특성을 기반으로 하여 MFM 구조의 전기적 특성 변화를 비교 관찰하였

다. 그림 6은 중간 열처리 유무에 따른 다양한 조성을 가지는 BLT 커패시터의 P-V hysteresis 곡선을 보여주고 있다.



(a)



(b)

그림 6. Bi 첨가량에 따른 BLT 박막의 P-V hysteresis 특성.

그림 6(a)는 박막 증착 과정에서 중간열처리를 수행하지 않은 조건이고, 그림 6(b)는 450 °C에서 중간열처리를 수행한 조건이다. 그림 6(a)에서는 BLT 박막 내에 Bi 첨가량이 0%서 10%까지 증가함에 따라 P_r 값과 항전계가 증가하고 있는 반면, 그림 6(b)에서는 Bi 첨가량이 0%서 6.5%까지는 P_r 값과 항전계가 증가하다가 Bi 10%에서 P_r 값이 감소하는 경향을 보이고 있다. 이러한 Bi 첨가량의 증가에 따른 P_r 값과 항전계의 변화는 BLT 박막내의 Bi 원소가 박막의 결정성과 미세구조의 변화에 영향을 주어 나타나는 결과라고 판단된다. 실제 많은 보고에 따르면 강유전체 박막의 전기적 특성은 미

세 구조에 크게 영향을 받는 것으로 알려져 있으며, 이전에 발표한 논문을 통하여 특성을 보고하였다.^(10~12) 또한, 중간 열처리 유무에 대한 특성에서는 0% ~ 6.5% Bi가 첨가된 BLT 박막의 경우에는 P_r 값의 차이가 약 $1 \mu\text{C}/\text{cm}^2$ 로 차이가 많지 않은 것에 반하여, 10% Bi가 첨가된 BLT 박막의 경우에는 중간 열처리 공정을 수행하지 않은 경우에는 잔류분극 값이 약 $14 \mu\text{C}/\text{cm}^2$ 로 비교적 높은 값을 보이다가, 450 °C 이상 온도에서 중간열처리를 수행한 경우에는 $10 \mu\text{C}/\text{cm}^2$ 이하로 잔류분극 값이 많이 감소하는 변화된 경향을 보였다. 이러한 특성 또한 XRD와 SEM 분석에서 확인한 것처럼 Bi 첨가량이 10% 이상으로 증가 되면서 중간 열처리 공정 유무에 따라 (117)과 (001)의 방향의 결정 성장에 의한 미세 구조의 차이가 강하게 나타나는 현상에 기인한 것으로 판단된다.




그림 7. 다양한 조성의 BLT 박막의 누설 전류 특성 (Bi=0% ~ 10%).

그림 7은 강유전체 박막의 가장 중요한 특성중의 하나인 누설 전류 특성을 보이고 있다. 다양한 BLT 박막 조성에 따라 특성을 관찰하였다. 그림에서 보이는 것처럼 박막내의 Bi 양이 6.5%까지 증가할수록 누설 전류 밀도 값이 증가하다가 10%에서 누설전류 밀도 값이 감소하고 있다. 이는 앞의 미세 구조 사진에서 볼 수 있듯이 Bi의 영향으로 인한 결정화 과정에서의 결정입자 크기와 박막 밀도, 그리고 표면 거칠기의 차이에 기인한 것으로 추측되며, 10% Bi가 첨가 된 박막인 경우에 누설

전류밀도가 낮은 이유는 다른 조성의 박막과 비교하여 박막질과 결정성이 우수하기 때문인 것으로 판단된다.

4. 결 론

Sol-gel법을 이용하여 Pt/Ti/SiO₂/Si 기판과 ONO/Si 기판 위에 BLT 박막을 성공적으로 제작하였으며, BLT 박막의 Bi 첨가량과 중간열처리 온도, 그리고 하부 기판 의존성을 평가하였다. 먼저 BLT 박막의 Bi 첨가량 변화에 의한 Bi 의존성을 평가해 본 결과 Bi 첨가량이 증가함에 따라 결정 배향성이 우수해 지고, a-축과 c-축 배향성에 관련된 결정립자의 수와 크기가 증가하는 특성을 보였다. 두번째, 중간 열처리 유무에 의한 온도 의존성을 평가한 결과, Bi 첨가량 5% 이하인 BLT 박막의 경우에는 중간 열처리 온도에 따라서 결정성과 미세구조에 대한 뚜렷한 특성 차이를 보이지 않은 반면, 6.5% 이상이 된 경우 (117) 배향성과 c축 배향성의 반전 특성이 강하게 나타났으며, 표면 미세구조의 차이도 확연하게 드러났다. 마지막으로 BLT 박막의 하부기판 의존성을 평가한 결과, 결정 방향성을 갖는 Pt/Ti/SiO₂/Si 기판과 비정질의 ONO/Si 기판의 초기 표면 상태에 의존하여 BLT 박막의 결정성이 영향을 받는다는 것을 확인하였다. 이러한 다양한 공정 변수에 대한 BLT 박막의 재료 특성을 바탕으로 하여 MFM 커패시터를 제작하여 전기적 특성을 측정된 결과 BLT 박막의 우수한 강유전성을 확인할 수 있었다. 또한 다양한 공정 조건의 변화를 통하여 BLT 박막의 결정 배향성을 조절하여 잔류분극값, 누설전류, 유전특성 등의 전기적 특성을 변화시켰다. 따라서 이와 같이 다양하게 조절된 전기적 특성을 이용하여 capacitor 형과 단일트랜지스터 형 두 가지 타입의 BLT 강유전체 비휘발성 메모리 구조에 적용하기 위한 가능성을 확인하였다.

감사의 글

본 논문 작성에 도움을 주신 다기능 소자팀의 여러분들과 동의대학교 이원재 교수님께 감사를 드립니다.

참고 문헌

[1] S.-Y. Wu, IEEE Trans. Electron Devices, Vol. ED-21, No. 8, p. 499-504, Aug. 1974.

[2] J. L. Moll and Y. Tarui, IEEE Trans. Electron Device ED-10, 333, 1963.
 [3] C. A Paz de Araujo, J. D. Cuchiaro, L. D. McMillan, M. C. Scott, and J. F. Scott, Nature (London) 374, 627, 1995.
 [4] K. Amanuma, T. Hase, Y. Miyasaka: Appl. Phys. Lett. 66, 221, 1995.
 [5] B. H. Park, B. S. Kang, S. D. Bu, T. W. Noh, J. Lee and W. Jo, Nature(London) 401, 682, 1999.
 [6] U. Chon, G. C. Yi and H. M. Jang, Appl. Phys. Lett. Vol. 78, p. 658, 2001.
 [7] Taejib Choi, Young Sung Kim, Cheol Woong Yang, Jaichan Lee: Appl. Phys. Lett. 79, 1516, 2001.
 [8] T. Kijima, Y. Fujisaki and H. Ishiwara: Jpn. J. Appl. Phys 40, 2977, 2001.
 [9] W. S. Yang, N. K. Kim, S. J. Yeom, S. Y. Kweon, E. S. Choi and J. S. Roh: Jpn. J. Appl. Phys 40, 5569, 2001.
 [10] S. O. Ryu, W. J. Lee, N. Y. Lee, W. C. Shin, I. K. You, S. M. Cho, S. M. Yoon, B. G. Yu, J. K. Koo, J. D. Kim : Jpn. J. Appl. Phys 42, 4, 2003.
 [11] W. C. Shin, N. Y. Lee, S. O. Ryu, I. K. You, S. M. Cho, S. M. Yoon, B. G. Yu, J. B. Park, K. J. Choi, S. G. Yoon and W. J. Lee: Electrochem. Solid-State Lett. 6, F25, 2003.
 [12] N. Y. Lee, S. M. Yoon, I. K. You, S. O. Ryu, S. M. Cho, W. C. Shin, K. J. Choi, K. D. Kim, and B. G. Yu, Jpn. J. Appl. Phys., vol. 42 (To be published)