

# 차세대 통합 전달 시스템에서 VLAN 구현 방안

황현용\*, 곽동용

한국전자통신연구원 네트워크핵심기술연구부

## The VLAN implementation scheme for Next Generation Transport System (NGTS)

Hyun-Yong Hwang\*, Dong-Yong Kwak

Network Core Technology Department, ETRI

E-mail : \*hyhwang@etri.re.kr

### Abstract

This paper propose a simple and efficient scheme to deliver frames between TDM interfaces and IP interfaces in NGTSs. Next Generation Transport Systems (NGTSs) are new conceptual transmission equipments for next generation network. They consist of TDM interfaces and IP interfaces. NGTSs are suitable for high-speed transmission links such as SONET/SDH and Gigabit Ethernet. The proposed VLAN scheme for NGTSs is implemented successfully.

### I. 서론

현재 인터넷 트래픽과 초고속 가입자의 폭발적인 증가로 인하여 기존의 음성 중심 회선 트래픽에서 인터넷 중심의 데이터 트래픽으로 급속히 바뀌어가고 있으며 서비스의 형태도 초고속화 그리고 대용량화하는 추세로 변해가고 있다. 이로 인해 기존의 음성 중심의 회선 전송 시스템을 이용하여 급증하고 있는 데이터 트래

픽을 전송하기 위한 필요성이 제기되고 회선 트래픽과 데이터 트래픽을 동시에 수용할 수 있는 시스템들이 요구되고 있다[1].

기존의 음성 중심의 회선 전송 시스템으로 데이터 트래픽을 전송하기 위하여 일정한 회선 속도를 유지시켜주는 SDH/SONET 시스템에 Ethernet, ESCON, Fiber channel, FICON, 그리고 DVI 등의 다양한 인터페이스를 효율적으로 수용할 수 있는 EoS (Ethernet over SONET) 방식이 제안되었다[2]. 또한 EoS 방식은 GFP (Generic Framing Procedure) 기술을 이용하여 효율을 최대화 시킬 수 있다[3].

차세대 통합 전달 시스템 (NGTS, Next Generation Transport System)은 회선 트래픽과 데이터 트래픽을 동시에 처리할 수 있는 새로운 형태의 시스템이다. 차세대 통합 전달 시스템은 TDM 라인 인터페이스와 IP 라인 인터페이스를 동시에 수용할 수 있으며, TDM 트래픽에서 IP 트래픽으로 또한 IP 트래픽에서 TDM 트래픽으로 데이터 전송이 가능한 구조를 가진다. 그러므로 차세대 통합 전달 시스템에서 TDM 라인 인터페이스와 IP 라인 인터페이스간에 프레임을 효과적으로 전달할 수 있는 방식이 필수적으로 요구된다.

본 논문에서는 회선 트래픽과 데이터 트래픽을 동시에 처리하는 NG-SDH 기반의 차세대 통합 전달 시스

템에서 적용하기 위한 VLAN (Virtual LAN) 의 구현 방안을 제시하였다. II 장과 III 장에서는 차세대 통합 전달 시스템의 구조와 VLAN 의 구현을 위하여 사용된 EZchip 사의 NP-1c 네트워크 프로세서의 구조 및 동작 원리에 대하여 알아보고, IV 장에서는 네트워크 프로세서를 이용한 VLAN 의 구현방안에 대하여 설명하였다. 마지막으로 V 장에서는 결론을 맺는다.

## II. NGTS 의 구조




그림 1 차세대 통합 전달 시스템 구조

그림 1 은 차세대 통합 전달 시스템의 구조를 보여 준다. 그림으로부터 차세대 통합 전달 시스템은 이더넷 접속 기능을 갖는 GPIH (Giga Ethernet Packet Interface Hardware) 블록, SDH 접속 기능을 갖는 TPIH (TDM Packet Interface Hardware) 블록, 그리고 스위치 패브릭으로 구성됨을 알 수 있다.

GPIH 블록은 10 개의 1 G 이더넷 프레임을 송수신하는 transceiver, 10 개의 1 G 신호를 1 개의 10 G 신호로 다중화하는 ethernet aggregator, 프레임을 처리하는 network processor, 그리고 스위치 패브릭 인터페이스로 구성된다.

TPIH 블록은 16 개의 OC-12 SDH 프레임을 송수신하는 framer, SDH 프레임을 다중화하고 SDH 프레임으

로부터 이더넷 프레임을 추출하는 EoS, 프레임을 처리하는 network processor, 그리고 스위치 패브릭 인터페이스로 구성된다.

## III. NP-1c 네트워크 프로세서




그림 2 네트워크 프로세서 마이크로 코드 블록도

그림 2 는 차세대 통합 전달 시스템 내부에 사용된 네트워크 프로세서의 마이크로 코드 블록에 대해서 보여준다. 마이크로 코드 블록은 각각의 인터페이스를 통하여 수신된 패킷들에 대해서 패킷 분류 기능, 루업 기능, 포워딩 기능, 그리고 헤더 변환 기능을 각각 수행하게 되며, QoS 기능을 위하여 rate limiting 기능 등을 수행할 수 있다. 마이크로 코드 블록은 EZchip 사의 네트워크 프로세서인 NP-1c 의 TOPcore 엔진 내부구조에 의하여 TOPparse, TOPsearch, TOPresolve, 그리고 TOPmodify 엔진으로 구성된다[4]. TOPparse 엔진에서는 프레임 헤더로부터 추출된 정보들을 분석하고 관련된 키와 키헤더를 전달하는 기능을 수행한다. TOPsearch 엔진에서는 TOPparse 엔진으로부터 전달받은 키와 키헤더 정보를 이용하여 키와 일치하는 결과를 검색하는 기능

을 수행한다. TOPresolve 엔진에서는 TOPparse 엔진으로부터 전달받은 메시지와 TOPsearch 엔진에서 전달받은 결과값을 이용하여 프레임의 목적지 포트를 결정하는 기능을 수행한다. TOPmodify 엔진에서는 TOPresolve 엔진에서 결정된 목적지 포트로 데이터 프레임을 수정한 다음 전송하는 기능을 수행한다.

#### IV. NGTS에서 VLAN 구현

차세대 통합 전달 시스템에서 회선 트래픽 인터페이스와 데이터 트래픽 인터페이스간에 프레임을 전달하기 위하여 Port-base VLAN 방식을 사용하였다[5]. GPIH 블록은 10 개의 출력포트별로 VLAN ID 의 할당과 TPIH 블록은 16 개의 출력채널별로 VLAN ID 의 할당이 가능한 구조를 가진다.




그림 3 GPIH → TPIH 플로우 차트

그림 3 은 GPIH 블록에서 TPIH 블록으로 프레임을 전달하는 동안에 블록 내부에서 발생하는 프레임 처리에 대한 플로우 차트를 보여준다. GPIH 블록으로 입력된 프레임에 VLAN ID 가 포함된 경우 VLAN ID 는 추출되고 VLAN ID 가 추출되지 않은 경우에는 Port-based VLAN 방식에 의하여 기본 VLAN ID 가 할당된다. 추출된 VLAN ID 를 이용하여 해당 출력 채널과 출력 포

트들이 결정된 다음 스위치 패브릭으로 전달된다. 스위치 패브릭을 통하여 전달된 프레임은 GFP 기술과 EoS 과정을 통하여 TDM 회선 트래픽으로 전송된다.




그림 4 TPIH → GPIH 플로우 차트

그림 3 은 TPIH 블록에서 GPIH 블록으로 프레임을 전달하는 동안에 블록 내부에서 발생하는 프레임 처리에 대한 플로우 차트를 보여준다. TPIH 블록으로 입력된 SONET 신호는 EoS 과정과 GFP 기술을 통하여 이더넷 프레임을 구한다. 이더넷 프레임내에 VLAN ID 가 포함된 경우 VLAN ID 는 추출되고 VLAN ID 가 추출되지 않은 경우에는 Port-based VLAN 방식에 의하여 기본 VLAN ID 가 할당된다. 추출된 VLAN ID 를 이용하여 해당 출력 채널과 출력 포트들이 결정된 다음 스위치 패브릭으로 전달된다. 스위치 패브릭을 통하여 전달된 프레임은 ethernet aggregator 를 이용하여 해당 VLAN ID 를 가지는 데이터 트래픽으로 전송된다.

NAME	SIZE	NOTE
VLAN	2 bytes	VLAN ID

NAME	BYTE OFFSET	FIELD SIZE	NOTE
Ctrl Valid	0	1 bit	1 – valid bit

<i>Ctrl Match</i>	0	1 bit	1 – match bit
<i>Ctrl Ingress check fail</i>	0	1 bit	1
<i>Ctrl reserved</i>	0	5 bits	
<i>Ports bitmap</i>	1 – 4	4 bytes	Bitmap of the ports assigned to the VLAN
<i>FID</i>	5 – 6	2 bytes	VLAN Filter ID
<i>Token bucket counter number</i>	7 – 8	2 bytes	Token bucket for L2 frames
<i>VLAN tag</i>	9 – 10	2 bytes	New VLAN tag for frame
<i>QoS</i>	11	1 byte	3 lsb
<i>QoS for CSIX</i>	12	1 byte	3 msb
<i>Multicast ID</i>	13 – 15	3 bytes	

그림 5 VLAN 검색키와 검색결과

그림 5는 VLAN 을 구현하기 위하여 네트워크 프로세서에 사용된 VLAN 검색키와 VLAN 검색결과 포맷을 보여준다. 이더넷 프레임으로부터 추출된 VLAN ID 는 2 바이트의 길이를 가지고 VLAN ID 에 의하여 출력된 검색결과는 16 바이트의 길이를 가진다. TOPparse 엔진에서 추출된 VLAN 검색키를 이용하여 TOPsearch 엔진에서 VLAN 검색결과를 출력한다. 출력된 VLAN 검색결과를 이용하여 TOPresolve 엔진에서는 해당 출력포트와 채널 등을 결정하고 TOPmodify 엔진에서는 결정된 출력포트와 채널들로 프레임을 전달한다.




그림 6 GPIH 보드

그림 6 은 차세대 통합 전달 시스템에서 사용되는 GPIH 보드의 사진을 보여준다. 제작된 GPIH 보드는 10 개의 1 Gbps 기가비트 이더넷 인터페이스와 1 개의 10 Gbps 기가비트 이더넷 인터페이스가 모두 가능한 구조를 가지고 시스템의 요구조건에 따라 1 Gbps 인터페이스와 10 Gbps 인터페이스는 선택이 가능하도록 구성하였다. 사용된 네트워크 프로세서인 NP-1c 는 10 Gbps 의 성능을 가지고 VLAN 기능을 효과적으로 구현할 수 있다.

## V. 결론

차세대 통합 전달 시스템은 TDM 회선 트래픽과 IP xGbE ( $x = 1, 10$ ) 데이터 트래픽을 동시에 처리할 수 있으며 TDM 회선 인터페이스와 IP 데이터 인터페이스간에 프레임을 전송하는 구조를 가진다. 그러므로 서로 다른 인터페이스간에 프레임을 효율적으로 전달하기 위한 방안이 필수적으로 요구된다.

본 논문에서는 차세대 통합 전달 시스템의 기본 구조를 설명하고 서로 다른 인터페이스간에 프레임을 전송하기 위하여 적용하는 VLAN 의 구현방안을 제시하였다.

## 참고문헌

- [1] Armstrong, T. et al., "Generic framing procedure (GFP) and data over SONET/SDH and OTN," *IEEE Comm. Mag.*, pp. 60-61, May, 2002.
- [2] Hernandez-Valencia et al., "The generic framing procedure (GFP) : an overview," *IEEE Comm. Mag.*, pp. 63-71, May, 2002.
- [3] Steven S. Gorshe and Trevor Wilson, "Transparent Generic Framing Procedure (GFP) : A Protocol for Efficient Transport of Block-Coded Data through SONET/SDH Networks," *IEEE Comm. Mag.*, pp. 88-95, May, 2002.
- [4] EZchip, "NP-1c Network Processor Architecture and Instruction Set User Manual ver 1.1"
- [5] Daniel Minoli et al., "Ethernet-based Metro Area Networks : Planning and Designing the provider network", 2002.