

# Si 기판에서의 광소자 응용을 위한 Ge 박막의 Transfer 기술개발

안창근, 조원주, 임기주, 오지훈, 양종현, 백인복, 이성재

한국전자통신연구원, 나노전자소자팀  
전화 : 042-860-1732

Ge thin layer transfer on Si substrate for the photovoltaic applications

Chang-Geun Ahn, Won-Ju Cho, Ki-Ju Im, Ji-Hun Oh, Jong-Heon Yang, In-Bok Baek, and Seong-Jae Lee

Nanoelectronic device Team  
Electronics and Telecommunications Research Institute  
E-mail : cgahn@etri.re.kr

## Abstract

## I. 서론

We have successfully used hydrophobic direct-wafer bonding, along with H-induced layer splitting of Ge, to transfer 700nm think, single-crystal Ge films to Si substrates. Optical and electrical properties have been also observed on these samples. Triple-junction solar cell structures grown on these Ge/Si heterostructure templates show comparable photoluminescence intensity and minority carrier lifetime to a control structure grown on bulk Ge. When heavily doped p<sup>+</sup>Ge/p<sup>+</sup>Si wafer bonded heterostructures were bonded, ohmic interfacial properties with less than 0.3Ωcm<sup>2</sup> specific resistance were observed indicating low loss thermal emission and tunneling processes over and through the potential barrier. Current-voltage (I-V) characteristics in p<sup>+</sup>Ge/pSi structures show rectifying properties for room temperature bonded structures. After annealing at 400°C, the potential barrier was reduced and the barrier height no longer blocks current flow under bias. From these observations, interfacial atomic bonding structures of hydrophobically wafer bonded Ge/Si heterostructures are suggested.

Wafer bonding 및 layer transfer 기술은 특정 기판 위에 단결정 막을 형성하고 소자에 응용할 수 있는 새로운 기술로 부각되고 있다 [1-5]. SiO<sub>2</sub> 산화막이 성장된 실리콘 기판 위에 얇은 Si 단결정을 이러한 기술을 이용하여 형성시켜 SOI 기판을 만드는 기술은 가장 양질의 SOI 기판을 얻는 기술로 이미 많이 이용되고 있다. 또한, 이러한 기술은 Si 기판 위에 격자상수가 서로 다른 III-V 족 화합물을 반도체를 형성시켜 광소자에 응용할 수 있는 잠재적 기술로 보인다. 본 연구에서의 특별한 관심은 Si 기판 위에 얇은 Ge 박막을 layer transfer 시킨 후, 이러한 Ge 박막을 III-V 족 화합물을 반도체 성장을 위한 template로 이용한다는 것이다. 이러한 시도는 Si 기판을 이용하기 때문에 상대적으로 상당히 가격 효율적이라는 장점이 있다. Si 기판과 Ge 박막 사이에 좋은 열 접촉과 물리적 견고함을 보장하고, 최종 구조에서 낮은 저항을 같은 저항성 접촉을 만들기 위해서는 Ge 와 Si 사이에 공유결합을 만들 필요가 있다. 이러한 공유결합을 만들기 위해서, 일반적으로 hydrophobic bonding 이 이루어진다. 하지만, Si/Si 결합과는 달리, Ge/Si 이 종결합에서는 band offset, lattice mismatch, 및 서

로 다른 열팽창계수 등과 같이 여러 원치 않는 요소들로 인해 물리적 및 전기적 특성이 좋지 않을 것으로 기대된다.

본 연구에서는 실리콘 기판 위에 얇은 Ge 박막을 wafer bonding 및 layer transfer 기술을 통해 형성시킨 후, triple-junction solar cell 과 같은 광 소자 응용을 위해 III-V 족 화합물 반도체를 성장 시켜 물리적 및 광적 특성을 분석하였다. 또한, 웨이퍼 본딩된 Ge/Si 계면에서의 전기적 특성이 측정되고 이론적 결과와 비교 분석되었다. 얄은 결과들을 토대로 wafer bonding 후의 구조적 특성이 논의되었다.

## II. 실험

실험에 사용된 웨이퍼는  $p^+$ -Ge,  $p^+$ -Si, 및  $p$ -Si ( $10 - 20 \Omega \cdot \text{cm}$ )였다. 얇은 Ge 박막을 Si 기판 위에 transfer 하기 위해 Ge 기판은 80keV 의 에너지로  $1.0 \times 10^{17} \text{ cm}^{-2}$  도즈의 수소 이온이 주입되었다. 시료를  $1\text{cm} \times 2\text{cm}$  크기로 조개는 과정에서 발생될 수 있는 미세 입자를 줄이기 위해 시료를 아세톤에 담가서 조개었다. Ultrasonic에서 아세톤과 메탄올에 각각 10분간 세척을 하여 유기 불순물을 제거하였다. Ge 시료는 표면의 chemical oxide 를 제거하고 hydrophobic 표면을 만들기 위해 1% HF 에 1분간 담핑되었다. Si 시료는 유기 불순물과 입자들을 제거하기 위해,  $80^\circ\text{C}$  의 1:1:5  $\text{H}_2\text{O}_2$ : $\text{NH}_4\text{OH}$ : $\text{H}_2\text{O}$  용액에서 10분간 더 세척되었다. 마지막으로 hydrophobic 표면 형성을 위해 1% HF 에 4분간 담핑되었다. 세척작업 후, Ge 시료와 Si 시료는 서로 본딩되었으며 ~20Mpa 정도의 압력을 표면에 가해 본딩을 강화하였다. 본딩 후, 시료는 즉시 Thermal furnace에 주입되었다. 온도는 상온에서부터  $175^\circ\text{C}$  까지 천천히 ( $2^\circ\text{C}/\text{min}$ ) 상승되었으며,  $170^\circ\text{C}$ 에서 2시간 동안 지속된 후, 다시  $470^\circ\text{C}$  까지 상승하였다. 전기적 특성 평가를 위해, 본딩된 시료의 앞과 뒷면에 Al 이 증착되었다. 또한, Ar 레이저 소스를 이용하여 PL 측정이 이루어졌다. 또한, Ar 레이저 소스를 이용하여 PL 측정이 이루어졌다.

## III. 결과 및 고찰




그림 1. Ge/Si 이종접합 template(왼쪽)와 Ge 기판(오른쪽) 위에 성장된 triple-junction solar cell 구조의 단면 TEM 이미지

그림 1의 TEM 이미지에서와 같이, 실리콘 기판 위에 얇은 Ge 박막이 direct wafer bonding 및 layer transfer 기술을 통해 형성된 시료 위에 MOCVD 장비를 이용하여 III-V 족 화합물 반도체를 성장시켜 triple-junction solar cell 구조를 성공적으로 구현하였다. 또한, 동일한 공정을 통해, Ge 기판 위에 control solar cell 구조가 형성되었다. TEM resolution (~100nm) 내에서는 금속한 계면 구조를 하고 있음을 알 수 있다. 하지만, Ge transfer 된 시료에서는 화합물 박막이 성장되면서 계면이 그림과 같이 상당히 거칠어졌다.




그림 2. Ge/Si 이종접합과 Ge 기판 위에 성장된 triple-junction solar cell 구조의 GaAs band-edge PL 특성

그림 2 는 이러한 두 시료에 대한 PL 특성을 보여주고 있다. Top GaAs contact 층에 대한 PL 결과는 두 시료 모두 GaAs band-edge emission 에 해당하는 880nm에서 PL peak 특성을 보여준다. 이러한 결과는 GaAs contact 막의 표면 거칠기와 GaAs contact 막의 band-edge PL intensity 와의 관계가 역비례 관계임을 나타낸다. 실제, 레이저 펌핑 파워에 따른 PL intensity 의 변화를 통해 살펴보면, control 시료에 비해 실리콘 기판 위에 성장된 triple-junction solar cell 구조의 GaAs contact 표면에서의 결합 밀도가 더 높음을 알 수 있다. GaAs contact 막의 TRPL 측정 결과에 의하면, bulk Ge 시료의 경우 decay time constant,  $t=0.23\text{ ns}$  였으며, transferred Ge 시료의 경우  $t=0.20\text{ ns}$  였다. 이러한 결과로부터, 비슷한 표면 재결합 속도를 가진다는 가정하에, 두 구조에서 비슷한 소수 캐리어 life-time 을 가짐을 알 수 있다.

그림 3 에서는, Wafer bonded  $p^+ \text{-Ge}/p^+ \text{-Si}$  이종접합 시료에 대한 이론적인 밴드 구조를 계산하고, 접합 계면에서의 전기적 특성을 평가하였다. Ge 와 Si 의 electron affinity 에 의해 구해진 valence band offset 는 0.5eV, conduction band offset 은 0.05eV 로 valence band 에 매우




그림 3.  $p^+ \text{-Ge}/p^+ \text{-Si}$  이종접합에 대한 ideal band diagram 및 I-V 특성 곡선




그림 4.  $p^+ \text{-Ge}/p \text{-Si}$  이종접합에서 열처리 조건에 따른 I-V 특성 곡선

큰 밴드 불연속이 있음을 알 수 있다. 계산된 built-in 전위는 대략 0.275eV 였다. 그 결과, 그림 3(a)에서의 같이, valence band 에서의 전위 장벽이 존재함을 알 수 있다. 그림 3(b)에서의 전기적 특성의 측정 결과를 살펴보면, 전류와 전압의 관계가 정비례 관계이며 정대칭 구조를 함을 알 수 있다. 이는, Ge/Si 계면의 contact 이 완벽한 저항적 성격을 띠는 의미한다. 결과로 예측해 볼 때, 접합 계면에서의 전위 장벽이 너무 낮기 때문에, thermal emission 에 의해서도 충분히 전위 장벽 역할을 할 수 없을 뿐만 아니라, 높은 도핑 농도로 인해 캐리어들이 bias 조건에 따라 쉽게 tunneling 될 것으로 보여진다. 이러한 결과로부터 도핑 농도 만 높다면 충분히 좋은 전기적 저항 특성을 쉽게 얻을 수 있음을 알 수 있다.

그림 4 는  $p^+ \text{-Ge}/p \text{-Si}$  이종접합 구조에서의 전기적 특성에 대한 결과를 보여주고 있다. 계산된 전위 장벽은 대략 0.47eV 로  $p^+ \text{-Ge}/p^+ \text{-Si}$  구조에서보다 훨씬 높다. 또한, Si 의 도핑 농도에 비해 Ge 의 도핑 농도가 훨씬 높기 때문에, Ge 쪽에서의 junction depletion 은 없다고 가정하였다. 그 결과 Schottky diode 와 동일한 밴드 특성을 보임을 알 수 있다. 결과를 살펴보면, 상온에서 wafer bonding 을 한 후 열처리를 하지 않았을 경우, Schottky diode 의 rectifying 특성을 보였다. 400°C 에서의 열처리를 통해 전기적 특성은 상당히 바뀌었다. 즉, Forward bias (음의 전압)에서는 완전한 저저항 특성을

보였으며, Reverse bias 에서는 열처리 시간이 증가함수록 역방향 전류가 상당히 증가함을 알 수 있다. 이러한 결과는 열처리 조건에 따라 계면의 결합 구조가 상당히 바뀌어 감을 의미한다.

## V. 결론

Direct wafer bonding 및 layer transfer 기술을 이용하여 얇은 Ge 박막을 Si 기판 위에 transfer 시키는 실험이 이루어졌다. 700nm 두께의 얇은 Ge 박막이 Si 기판 위에 transfer 되었으며, 그 위에 triple-junction solar cell 구조의 III-V 측 화합물 반도체 막이 성공적으로 성장되었다. PL 측정 결과 Ge 기판을 이용한 시료에 상응하는 좋은 PL 특성을 보였으며, 소수 층리어의 life-time 도 비슷한 값을 보였다. 전기적 특성을 분석한 결과,  $p^+$ -Ge/ $p^+$ -Si 이 종결화 구조에서는 접합 계면에서 아주 낮은 contact 저항을 얻을 수 있었다.  $P^+$ -Ge/ $p$ -Si 구조에서의 전기적 특성을 분석하고 열처리 조건에 따른 변화를 관찰함으로써 결합 구조에 대한 정보를 얻을 수 있었다.

## References

- [1] A. Yamada, T. Kawasaki, and M. Kawashima, Electron. Lett. **23**, 39 (1987).
- [2] Q. -Y. Tong, K. Gutjahr, S. Hopfe, U. Gosele, and T. -H. Lee, Appl. Phys. Lett. **70**, 1390 (1997).
- [3] Y. Zheng, S.S. Lau, T. Hochbauer, A. Misra, R. Verda, X. -M. He, M. Nastasi, and J. W. Mayer, J. Appl. Phys. **89**, 2927 (2001).
- [4] L. -J. Huang, Q. -Y. Tong, Y. -L. Chao, T. -H. Lee, T. Martini, and U. Gosele, Appl. Phys. Lett. **74**, 982 (1999).
- [5] M. K. Weldon, V. E. Marsico, Y. J. Chabal, A. Agarwal, D. J. Eaglesham, J. Sapjeta, W. L. Brown, D. C. Jacobson, Y. Caudano, S. B. Christman, and E. E. Chaban, J. Vac. Sci. and Technol. B **15**, 1065 (1997).