Proceedings of the IEEK Conference (대한전자공학회:학술대회논문집)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Design and Implementation of a Network Processor for High-Speed Data Processing

데이터의 고속 처리를 위한 네트워크 프로세서의 설계 및 구현

  • 조래석 (광운대학교 전자통신공학과) ;
  • 배대희 (광운대학교 전자통신공학과) ;
  • 정용진 (광운대학교 전자통신공학과) ;
  • 민상원 (광운대학교 전자통신공학과) ;
  • 정광모 (전자부품연구원)
  • Published : 2003.07.01
Download PDF
⟨ Previous Next ⟩

Abstract

인터넷 사용자의 증가와 데이터 전송양이 폭발적으로 증가하면서, 네트워크에도 고속화 및 다기능화가 요구되고 있다. 또한, IPv4의 주소 부족 문제를 해결하기 위해 IPv6의 표준화가 진행 중인데, IPv4와 IPv6는 서로 다른 주소 체계를 사용하므로 상호 연동하기 위한 방안이 제공되어야 한다. 본 논문에서는 IPv4-IPv6 간 연동을 위한 메커니즘인 변환 방식과 터널링 방식에 모두 이용되고, 데이터의 고속 처리를 위해 프로토콜 듀얼 스택 중 3계층과 4계층을 하드웨어로 설계하였다. 특히, 3계층은 IP 기반의 고속 네트워크를 위해 듀얼 스택으로 구현함으로써 IPv4, IPv6 패킷을 단일 노드에서 처리할 수 있는 장점을 지닌다. 본 논문에서 제안한 네트워크 프로세서는 Verilog HDL을 이용하여 설계하였으며, 실제 네트워크 상의 패킷 정보를 볼 수 있는 Ethereal 프로그램을 이용하여 구한 테스트 벡터로 시뮬레이션 및 검증을 하였다.

Keywords