

폴리사이드 구조에서 dual 게이트 산화막에 대한 공정특성 연구

엄금용 노병규 김종규 김종준 오환술

전국대학교

서울 광진구 모진동 93-1번지

A Study on the process characteristics of polycide based dual gate oxidation

GUM YONG EOM, B. G. ROH, J. G. KIM, J. J. KIM, H. S. OH

KUN KUK UNIVERSITY 93-1,

MOJIN-DONG, KWANGJIN-KU

SEOUL, KOREA

要 約

ULSI 소자에서 폴리사이드 구조를 사용하고 dual 게이트 산화막에 대한 공정 특성을 최적화^{[1][5]}하는 2 스텝 게이트 산화막의 형성 공정^[2]에 관한 연구를 하였다. 이러한 특성의 측정은 HP4145B 파라메터 분석기와 C-V meter 그리고 multi-frequency LCR meter를 사용하여 2 스텝 산화막의 공정 방법과 cleaning에 따른 게이트 산화막의 공정 특성에 대한 연관 관계로 연구하였다. I-V 특성 면에서는 G_{ox} 80Å의 경우 base 80Å과 dual 80Å에서 유사한 특성을 나타내었으나 G_{ox} 210Å의 경우에서는 dual 210Å의 특성이 base 210Å에 비하여 상대적으로 열화된 특성을 나타내었다. CCST 결과에서는 G_{ox} 80Å과 210Å에서 dual 게이트 산화막의 cleaning 방법으로 piranha cl'n과 SC1 cl'n 방법에서 우수한 결과를 얻을 수 있었다. 또한 게이트 접합의 변화량에 대한 결과에서는 dual 산화막의 경우 초기상태에서는 호율포획 현상이 나타나다가 이후에는 전자포획 현상이 나타나는 결과를 얻었다.

I. 서 론

ULSI(Ultra Large Scale Integration)급 집적회로에서는 접착별도는 증가 시키면서도 소모전력을 저고 또

한 열적 안정특성은 보장하는 소자가 요구되는 동시에 반도체 소자의 복잡화가 진행되면서 서로 다른 technology의 소자가 동시에 동작하는 소자를 요구하기에 이르렀다.

이러한 요구에 의해 단순 메모리 칩 내에 놓작전압이 서로 다른 소자의 접착시 낮은전압 영역과 높은전압 영역에서 동작하는 게이트 산화막의 성장방법^{[3][4]}이 요구되고 있어 본 연구에서는 게이트 산화막을 2 스텝으로 성장하는 dual 게이트 산화막 형성 방법과 dual 게이트 산화막 형성시의 cleaning 방법에 대한 연구를 하고자 하였다.

II. 실험 방법

비저형이 10Ω.cm인 p-type (100) 실리콘 웨이퍼를 사용하였으며 소자분리 기술은 PBL(poly buffered LOCOS) 공정으로 진행한 후 평판 산화막 3000Å을 성장하였다. 그리고 게이트 산화막의 형성은 2 가지 방법으로 진행하였으며 첫번째는 얇은 게이트 산화막(80Å)의 경우 두께로 산화막을 성장한 후 얇은 산화막이 성장될 부분에 습식 식각후 다시 얇은 산화막을 원하는 두께로 성장하는 방법이며 두번째 두꺼운 산화막(210Å)의 경우 얇은 산화막을 먼저 성장시킨후 얇은 산화막이 성장될

부분을 습식 식각한 후 다시 원하는 두꺼운 산화막을 성장하는 방법으로 성장하였으며 이때 cleaning 방법으로는 piranha $\text{Cl}'\text{n}$ 과 $\text{NH}_4\text{OH} \text{ Cl}'\text{n}$ 을 적용하였다. 또한 다결정 실리콘과 WSi_2 는 각각 1500\AA 두께로 증착하였다. 제작된 게이트 산화막의 특성으로 신뢰성 정도는 TDDB(Time dependent dielectric breakdown) 방법으로 측정하였으며 공정 특성은 I-V 특성곡선과 절연분포특성으로 비교 하였으며 계면 특성은 게이트 전압 변화량^[4]으로 비교 분석하였다.

III. 실험 결과 및 고찰

게이트 산화막에 대한 공정특성을 나타내는 전류-전압 특성곡선을 Fig.1에 나타내었다. 이때 게이트 전극에 -5V (Volts)를 인가할 때의 전류를 누설전류로 정의 할 때 전체적으로 dual 게이트의 두께에 무관하게 누설전류값은 10^{-11}A 으로 비슷한 특성을 얻었으며 절연특성면에서는 $\text{Gox } 80\text{\AA}$ 에서 base 산화막과 dual 게이트 산화막이 약 17MV/cm 이상의 우수한 절연파괴 특성을 나타내었다. 반면 $\text{Gox } 210\text{\AA}$ 에 있어서는 dual 게이트 산화막의 경우 Fowler-Nordheim 터널링이 급속하게 일어나고 터널링 이후에도 호울 포획 현상이 계속적으로 일어나는 결과를 나타내어 두꺼운 두께의 dual 게이트 산화막 형성 시 dual 게이트 산화막의 $\text{SiO}_2/\text{SiO}_2$ 계면에 호울 포획을 유발하는 불순물이 존재함을 알 수 있었다.






Fig.1. I-V plot on gate oxide
(I-V 特性곡선)

dual 게이트 산화막의 계면 사이에 포획된 전하의 분포 정도를 측정하기 위한 방법으로 게이트전극에 일정한 전류밀도(-11MV/cm)를 가하여 전하량의 변화 정도를 측정한 결과를 그림2.에 나타내었다. 전체적으

로 dual 게이트 산화막이 80\AA 인 경우 2 스텝 산화막 형성시 piranha $\text{Cl}'\text{n}$ 과 $\text{NH}_4\text{OH} \text{ Cl}'\text{n}$ 을 한 경우 양호한 계면 특성을 나타내고 있어 dual 게이트 산화막 형성시에는 piranha $\text{Cl}'\text{n}$ 이후 $\text{NH}_4\text{OH} \text{ Cl}'\text{n}$ 이 필연적임을 알 수 있었다. 이는 $\text{SiO}_2/\text{SiO}_2$ 계면에 존재할 수 있는 불순물을 제거하는데 $\text{NH}_4\text{OH} \text{ Cl}'\text{n}$ 이 효과적임을 의미하는 것으로 사료된다. dual 게이트 산화막이 210\AA 경우에는 전체적으로 비슷한 분포 특성을 나타내고 있어 얇은 dual 게이트 산화막에 비하여 $\text{Cl}'\text{n}$ 의존 특성이 적게 나타나고 있으나 2 스텝 산화막 형성시 piranha $\text{Cl}'\text{n}$ 이후에 $\text{NH}_4\text{OH} \text{ Cl}'\text{n}$ 이 계면 특성을 더욱 향상 시킬 수 있었다.



(a) on Gox 80\AA



(b) on Gox 210\AA
Fig.2. TDDB result on dual gate oxide
(절연파괴특성)

dual 게이트 산화막에 대한 신뢰성 정도를 측정하기 위한 한 방법으로 일정전류를 게이트 전극에 가하여 $\text{SiO}_2/\text{SiO}_2$ 계면에 존재하는 포획전하의 분포 정도를 측정하여 Fig.3.에 나타내었다. 전체적으로 두꺼운 산화막의 경우가 얇은 산화막에 비하여 게이트 전압 변

화량이 크게 나타 났으며 또한 전하의 포획정도에 있어서 처음에는 호율의 포획 특성이 크게 나타나다가 그 이후에는 전자의 포획 특성이 나타나는 결과를 얻었다. 이는 dual 게이트 산화막 형성시 산화막의 두께가 두꺼우면 산화막 계면에 포획된 전하의 양이 많게 되고 또한 불규칙한 계면상태로 인해 나타난 결과로 사료된다.






Fig3. Gate voltage shift(ΔC_G)
(게이트 전압 변화량)


게이트 산화막에 대한 절연분포 특성을 Fig4.와 Fig5.에 나타 내었다. 게이트 산화막에 대한 절연특성은 터널링 전류가 각각 -100nA ~ $-100\mu\text{A}$ 일때 게이트 전극에 걸리는 전압값의 분포 정도를 나타낸 결과인데 전체적으로 $\text{Gox } 80\text{\AA}$ 에서는 piranha $\text{cl}'n$ 과 $\text{NH}_4\text{OH cl}'n$ 을 한 경우 양호한 특성을 얻을 수 있었다. 반면 $\text{Gox } 210\text{\AA}$ 에서는 piranha $\text{cl}'n$ 과 $\text{NH}_4\text{OH cl}'n$ 에 무관하게 A, B mode failure 현상이 증가하는 분포특성을 얻었으며 절연파괴 특성도 상대적으로 열화된 특성을 나타 내었다. 이는 게이트 산화막에 대한 공정 특성과 절연파괴 특성 및 신뢰성 특성과 일치하는 결과인데 dual 게이트 산화막 형성시 두께가 두꺼운 경우 식각 과정과 $\text{cl}'n$ 공정시 $\text{SiO}_2/\text{SiO}_2$ 계면에 존재 하게되는 금속성 불순물과 불규칙한 계면상태로 인해 나타난 결과로 사료된다.




(a) on base oxide(normal single step oxide)



(b) on dual gate oxide
Fig4. B.V Distribution on $\text{Gox } 80\text{\AA}$
(절연분포특성)



(a) on base oxide(normal single step oxide)



(b) on dual gate oxide
Fig5. B.V Distribution on $\text{Gox } 210\text{\AA}$
(절연분포특성)

IV. 결 론

최근 반도체 분야에서는 집적밀도는 증가시키면서도 소모전력이 적고 안정된 신뢰성을 보장하는 소자가 요구되는 동시에 반도체 소자의 복잡화가 진행되면서 서로 다른 technology의 소자가 동시에 동작하는 소자를 요구하기에 이르렀다. 이러한 요구에 의하여 단순 메모리칩 내에 동작 전압이 서로 다른 소자의 집적화 낮은전압 영역과 높은전압 영역에서 동작하는 게이트 산화막을 성장하고자 하였다. 게이트 산화막은 각각 2 스텝 방법으로 80\AA 과 210\AA 을 성장하였으며 본 실험에서의 결과를 요약하면 다음과 같다. 게이트 산화막에 대한 공정특성 면에서는 $\text{Gox } 80\text{\AA}$ 의 경우

base 산화막과 dual 게이트 산화막이 약 17MV/cm 이상의 우수한 절연파괴 특성을 나타 내었고, $\text{Gox} = 210\text{A}$ 의 경우에 있어서는 dual 게이트 산화막의 경우 Fowler-Nordheim 터널링이 급속하게 일어나고 터널링 이후에도 호을 포획 현상이 계속적으로 일어나는 결과를 나타내었다. 또한 dual 게이트 산화막의 전극에 일정 전류밀도를 가하여 산화막의 견디는 정도를 측정한 TDBD 결과에서는 전체적으로 piranha $\text{Cl}'n$ 과 $\text{NH}_3\text{OH Cl}'n$ 을 한 경우 양호한 계면 특성을 나타 내었다. 그리고 dual 게이트 산화막에 대한 신뢰성 특성과 절연 특성에서는 dual 게이트 산화막의 두께가 두꺼운 경우 상대적으로 열화된 특성을 나타 내었다. 이상의 실험 결과로부터 dual 게이트 산화막의 형성 공정에서 는 계면의 $\text{Cl}'n$ 방법에 따라 산화막의 특성이 큰 차이를 나타낼 수 있았으며 또한 dual 게이트 방법으로 두꺼운 산화막을 성장할 때에는 $\text{SiO}_2/\text{SiO}_2$ 계면에 존재하는 포획 전하를 감소하는 방법이 연구 되어야 할 것으로 사료된다. 아울러 초기의 Si 기판에 oxygen 농도가 적고 dangling bonds가 적으며 표면의 불순물의 함유 농도가 적은 에피 웨이퍼를 사용하는 것도 한 방법이라 하겠다.

參 考 文 獻

- [1]. 엄금용외1, “텅스텐 폴리사이드를 이용한 게이트 산화막의 절연특성 개선에 관한 연구” 전자공학회 논문지 34권 D편 6호, 467, 1997
- [2]. K. Fujii, “A Thermally stable Ti-W salicide for deep-submicron logic with embedded DRAM” IEDM, 451, 1996
- [3]. K. O. Kenneth, “Integration of Two Different Gate Oxide~” IEEE Trans. Electron devices, vol. 42, no. 1, 190, 1995
- [4]. S. J. Hillionius, “Analysis of the gate voltage dependent series resistance of MOSFET's” IEEE Trans. Electron devices, vol. ED-33, no. 7, 965, 1986
- [5]. B. Ricco, “Characterization of polysilicon-gate depletion in MOS structure” IEEE Electron device letters, vol. 17, no. 3, 103, march, 1996