Proceedings of the Korea Information Processing Society Conference (한국정보처리학회:학술대회논문집)
- 2002.04b
- /
- Pages.809-812
- /
- 2002
- /
- 2005-0011(pISSN)
- /
- 2671-7298(eISSN)
Design of Systolic Array for Fast RSA Modular Multiplication
고속 RSA 모듈러 곱셈을 위한 시스톨릭 어레이의 설계
- Kang, Min-Sup (Dept. of Computer Science & Electrical Engineering, Anyang University) ;
- Nam, Sung-Yong (Dept. of Computer Science & Electrical Engineering, Anyang University)
- Published : 2002.04.12
Abstract
본 논문은 RSA 암호시스템에서 고속 모듈러 곱셈을 위한 최적화된 시스톨릭 어레이의 설계를 제안한다. 제안된 방법에서는 미리 계산된 가산결과를 사용하여 개선된 몽고메리 모듈러 곱셈 알고리듬을 제안하고, 고속 모듈러 곱셈을 위한 새로운 구조의 시스톨릭 어레이를 설계한다. 미리 계산된 가산결과를 얻기 위해 CLA(Carry Look-ahead Adder)를 사용하였으며, 이 가산기는 덧셈연산에 있어서 캐리전달 지연이 제거되므로 연산 속도를 향상 시킬 수 있다. 제안된 시스톨릭 구조는VHDL(VHSlC Hardware Description Language)을 사용하여 동작적 수준을 기술하였고, Ultra 10 Workstation 상에서
Keywords