A new structure of completely isolated MOSFET using trench method with SOI

SOI기판과 트렌치 기법을 이용한 완전 절연된 MOSFET의 전기적인 특성에 관한 연구

  • 박윤식 (고려대학교 전기공학과 반도체 및 CAD 연구실) ;
  • 강이구 (고려대학교 전기공학과 반도체 및 CAD 연구실) ;
  • 김상식 (고려대학교 전기공학과 반도체 및 CAD 연구실) ;
  • 성만영 (고려대학교 전기공학과 반도체 및 CAD 연구실)
  • Published : 2002.11.09

Abstract

본 논문에서는 반도체 응용부문 중 그 활용도가 높은 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)의 새로운 구조를 제안하였다. 제안한 소자를 가지고 전자회로의 구성할 때 인접 디바이스들과 연계되어 발생되는 래치 업(latch-up)을 근본적으로 제거하고, 개별소자의 완전한 절연을 실현하였으며 누설전류 또한 제거된다. 이는 SOI기판 위에 벌크실리콘 공정을 이용하여 구현된다. 즉, 소자 양옆의 트랜치 웰(Trench-well)과 SOI 기판의 절연층으로 소자의 독립성을 지켜준다. 또한 게이트 절연층을 트랜치 구조로 기존 MOS구조의 채널 부분에 위치시키고 드레인과 소스를 위치시켜 자연적으로 자기정렬이 되어진다. 이와 같은 과정으로 게이트-소스, 게이트-드레인 기생 커패시터의 효과를 현저히 줄일 수 있다.

Keywords