대한전기학회:학술대회논문집 (Proceedings of the KIEE Conference)

대한전기학회 (The Korean Institute of Electrical Engineers)
권호 표지

$Pt/HfSi_xO_y/Silicon$ 구조의 전기적 특성에 관한 연구

Electrical Characteristics of $Pt/HfSi_xO_y/Silicon$ Structure

  • 박전웅 (고려대학교 전기공학과 반도체 & CAD 연구실) ;
  • 염민수 (고려대학교 전기공학과 반도체 & CAD 연구실) ;
  • 심현상 (한국과학기술연구원(KIST) 시스템 연구부) ;
  • 김성일 (한국과학기술연구원(KIST) 시스템 연구부) ;
  • 성만영 (고려대학교 전기공학과 반도체 & CAD 연구실) ;
  • 김용태 (한국과학기술연구원(KIST) 시스템 연구부)
  • 발행 : 2002.11.09
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

Metal-Oxide-Semiconductor Field Effect Transistor(MOSFET)의 게이트 유전체로서 실리콘 산화막($SiO_2$)은 두께가 1.5nm 이하로 낮아질 경우 터널링 전류가 증가하여 누설 전류가 증가하게 된다. 이로 인해 사용 전력이 증가하게 되고, 소자의 성능을 떨어뜨리게 된다. 본 논문은 높은 유전상수와 넓은 에너지 밴드 갭을 갖는 $HfO_2$를 RF Magnetron Sputter를 이용하여 증착한 다음 RTA 열처리를 통하여 HfSixOy를 생성하여 전기적 특성을 측정하였다. 실험결과, 열처리 시간이 증가함에 따라 HfSixOy의 분포가 균일해지는 반면 두께가 얇아져서 누설 전류가 증가 하는 것으로 관찰되었다. $HfO_2$를 게이트 유전막으로 증착하였을 경우 $HfO_2/HfSixOy/Si$의 이중 박막 구조가 생겨 유전상수를 떨어뜨리는 반면, 실리콘 기판과 우수한 계면 특성을 갖는 HfSixOy만을 증착할 경우 양질의 단층 게이트 유전막으로 활용가능 할 것으로 사료된다.

키워드