

WCDMA SDR의 접근 방법

김태규, 박신중

시스템집적기술연구소, 정보통신대학원대학교

전화 : 042-866-6906

SDR Approach for WCDMA system

Taekyu Kim, Jin Lee and Sin-Chong Park

System Integration Technology Institute, Information and Communications University

E-mail : taky@icu.ac.kr, scpark@icu.ac.kr

Abstract

본 논문은 Global roaming, backward compatibility, 그리고 multi-standard가 요구되는 미래의 통신시스템에 대한 해답인 Software Defined Radio에 관한 글로서 SDR의 개념과, 그 접근 방법에 대해서 논하고자 한다. 특히, 3세대 이동통신인 WCDMA system을 모델로 하여, 그 접근방법에 대해 살펴본다. SDR의 발전은 크기, 무게, 전력소모의 문제와, 전용의 하드웨어 없이 동작할 때의 성능저하를 문제를 해결해야 한다. 여기서 그 해결방안으로 SoC와 Multi-CPU의 방법을 제시하고자 한다.

력소비량 등은 걸림돌이 되지만, 집적기술과, SoC 발전으로 이러한 문제점들은 짧은 시간 안에 해결될 것이라 전망하고 있다. 본 논문에서도 단말기에 그 초점이 맞추어져 있고, 설명할 WCDMA에서도 downlink flow에 맞춰 기지국의 전송과 단말기의 수신을 모델링 하였다.

2장에서는 SDR의 개념과 그 발전 방향에 대해 이야기 할 것이고, 3장에서는 적용될 WCDMA system과 발전된 SDR을 WCDMA system에 적용하였을 경우에 대해 설명과 그 결과를 나타내었다. 끝으로 결론을 4장에 실었다.

II. SDR 개념과 발전 방향

I. Introduction

SDR은 기존의 2세대 이동통신과 3G를 통합하고 더 나아가 xDSL·CDMA·GSM·UMTS·cdma2000·무선LAN·블루투스·위성통신 등 다양한 통신수단을 하나의 단말기에서 구현할 수 있는 획기적인 통신기술이다. 네트워크 융합이라는 통신 시장의 커다란 흐름을 주도하고 향후 10년 내에 유무선의 장벽 없는 '내 손안의 통신 세상'을 실현할 수 있는 가장 유력한 수단으로 평가 받고 있다. 이미 미국, 유럽, 일본이 SDR 연구그룹을 구성하였고, 국내에서도 대기업을 중심으로 SDR 연구를 진행하고 있다. 현재까지 통신 시스템은 그 물리 계층에 있어서 그 특성상 하드웨어로 구성되어 왔다. SDR 기술은 이를 소프트웨어로 대체하는 것을 목표로 한다.

이 기술을 실현되면 하나의 단말기로 PCS와 IMT-2000은 물론 GSM, 무선 LAN, Bluetooth 등 여러 종류의 통신 시스템을 모두 이용할 수 있게 된다. 기지국에 이러한 SDR 기술을 적용하면 인프라 구축에 있어서 많은 장점이 있다. 즉 기존의 방식으로는 새로운 통신 시스템으로 대체를 하기 위해서 설치되어 있는 하드웨어 중심의 인프라 장비를 업데이트가 필요할 경우 하드웨어 전체를 교체 해야 하기 때문이다. 지금까지는 기지국 어플리케이션에 SDR이 진행이 되어 왔지만, 앞에서도 이야기 했듯이 단말기의 SDR이 그 개념을 더욱 잘 살리는 것이다. 물론 현재의 기술로는 단말기에 적용은 그 크기 무게, 전

SDR의 기존 통신 시스템에서 고려하지 못한 다중 모드 변/복조 처리장치, 시공간에서의 파형 등화 및 필터링, 다중 처리 방식 등 광범위한 무선 신호처리를 범용 컴퓨터 기술을 기반으로 실현될 수 있도록 하는 것을 말한다. SDR에 대한 개념을 기술적으로 접근해 보면 그 의미가 명확해진다. 이는 통신 시스템을 구성하는 기지국과 단말기에서 통상 하드웨어로 구성되었던 부분을 소프트웨어 형태로 바꿔주는 기술이다. 디지털 신호처리(DSP)기술을 이용하여 소프트웨어와 하드웨어의 부분적인 결합의 형태이거나, 소프트웨어만의 시스템을 구성하는 것이다. 아직까지 결합의 형태를 벗어나진 못하고 있지만, 플렉서블한 하드웨어를 이용하여 신호를 처리함으로써 이용하고자 하는 서비스에 따라 시스템을 능동적으로 변경이 가능하도록 하고 있다. 그를 위해서 Open Modular Architecture를 채택하여, Plug and Play를 지원하며, 소프트웨어도 다운로드 받을 수 있도록 한다. SDR은 90년대 초에 걸프전 당시 군사 목적으로 그 개념이 도입이 되었으며 점차 민간 통신 부문에 적용하기 시작되었다

SDR은 동기와 비동기를 나뉘어진 3세대 이동통신 시스템인 IMT2000의 복수 표준간 호환뿐 아니라 2세대 통신과의 backward 호환성도 보장해줄 수 있다고 전망하고 있고, 그 외에도 bluetooth, 무선 LAN의 IEEE 802.11을 비롯하여 위성통신과 같은 다양한 무선 네트워크의 융합을 위한 다른 주파수밴드와 다른 전송률을 갖는 통신 시스템을 위한 새로운 통신방식을 제공할 필수 기술이다.




그림 1. SDR의 발전방향

본 논문에서 SDR 시스템은 'full software' 시스템을 목표로 하고 있다. General purpose-CPU와 일반적인 주변장치를 가지고 동작을 한다. 물론 많은 양의 계산량을 요구하고 있고, GHz단위의 clock speed를 갖는 CPU에서도 요구되는 계산량을 만족시키지 못하고, 이 또한 단말기에 적용하기에는 그 크기나 전력상에 있어서 구현상에 많은 문제점이 있다. 앞서 이야기를 정리하면, 두 가지 문제점을 지적할 수 있는데, 그 첫째는 크기와 무게 전력소모의 문제가 그 하나이고, 소프트웨어 oriented에서 오는 성능의 문제가 그 다른 하나이다. 이제 앞으로의 SDR 시스템이 가야 할 방향은 한가지로 좁혀지고 있다. 첫 번째의 문제를 해결하기 위해서는 SoC 형태를 지녀야 하며, 두 번째의 문제인 성능을 위해서는 보았을 때 multi-CPU를 이용하는 방식을 도입해야 한다. 여기에 부가적인 것으로는 복수개의 CPU의 통신 방법으로 intra-network의 적용을 신중히 고려해야 한다. (그림 1 참조) 이 두 가지의 해결방법을 하나의 시스템에 적용하게 되면 소위, "Multi-CPU SoC system with OCN"이라 할 수 있겠다.

III. Software Oriented WCDMA System

3GPP의 사양중에 전송채널에 해당하는 25.212와 물리 채널에 해당하는 25.213을 software로 구현하였다. downlink로서 기지국은 source codec 직후의 CRC encoding부터 RF전의 RRC filter까지이다. 단말기쪽은 그 대응되는 복조시스템이다. 이 전송채널과 물리 채널을 함께 물리층이라 한다. 그림 2에 그 구성이 나타내 있는 음영처리된 블록에 물리층에 해당하는 내용이다, 각 기능은 전송층은 TS 25.212에 소개된 블록으로 구성되어 있어, CRC attachment, TrBk concatenator, Channel coder, Rake matcher, 1st interleaver, TrCH multiplexer, 2nd DTX inserter, PhCH segmentator, 2nd interleaver의 9개의 기능으로 나누어 구성되어있고, 물리층은 그림(2)의 구조를 가지고 있고, DPCH former, pilot field generator, format controller, STTD




그림 2. WCDMA의 순방향 전송과정

encoder, channel selector, OVSF generator, Gold seq. generator, Spreader, Scrambler, Gain, RRC filter로 이루어져있다.

제작은 C 언어로 이루어져 있으며, MS windows2000® 환경에서 Visual Studio®로 컴파일 하였다. 512MB 메모리의 인텔®의 펜티엄4 2.2GHz에 동작하였다. 동작에 걸리는 시간을 알아보기 위해 Maximum TTI인 40ms를 처리하는 시간을 측정하였다. 가장 마지막 버전에서의 시간은 변조과정이 약 54ms, 복조과정이 약 130ms의 시간이 소요되었다. 그림 3은 순방향 변조의 시간 분포를 나타내었다. 그림에서 'write'는 컴퓨터의 하드 디스크에 변조된 결과 파일을 쓰는 시간을 의미하는데, (소스코딩된 데이터를 읽어오는 시간인 read는 무시할 수 있을 정도로 작다, 그림설명에서 1%미만의 블록은 표시하지 않았다), 시스템의 설계방식에 따라 없는 부분일 수 있다. 그림 4는 복조의 시간 분포이다. Turbo decoding인 channel decoding의 시간이 가장 문제시 된다.

참고로 그림 5는 이렇게 구성한 WCDMA SDR의 성능을 BER의 측면에서 살펴본 결과를 나타내고 있다.[1] 그림에서 보듯이 전송률에 따라 다른 BER 성능을 볼 수가 있는데, 이는 Turbo decoder의 block size가 384kbps의 경우가 더 크기 때문에 나타나는 차이이다.

지금까지의 결과는 단순히 소프트웨어 지향의 시스템을 구성하였을 뿐이다. 이 단계는 Single-CPU 시스템의 환경이다. 같은 사양의 CPU를 사용한다고 했을 때 실시간 동작을 위해서는 복수개의 CPU를 도입해야 한다. 측정된 40ms의 경우로 예를 들면, 40ms의 처리가 하나의 CPU로 시간 안에 처리하지 못하고 $(N-1) \times 40ms + a$ ($0 < a < 40ms$)의 시간이 소요되었다고 했을 때 CPU는 N개를 이용해서 실시간 동작을 할 수 있다. 시스템에 Multi-CPU를 적용하는 방법은 여러 가지가 있을 수 있으나, 여기서 언급할 것은 크게 세 가지이다.

첫째로, 병렬배치의 방법이다. 이 경우는 throughput은 만족을 하게 되고, delay (또는 latency)가 $N \times 40ms$ 만큼 발생한다. 이때의 순차적으로 들어오는 데이터를 정확하게 각각의 CPU로 배분하고, 다시 각 CPU에서 발생하는 output을 결합시킬 때의 전체 시스템의 관할이 문제시 될 수 있다. 그림6은 N개의 CPU를 이용하여 병렬배치를 한 형태를 나타낸다. 두 번째 방법은 직렬배치이다. 앞서서와 마찬가지로, N개의 CPU가 필요한데 pipeline의 동작과 비슷한 형태를 취한다. 즉 앞의 병렬배치와는 다르게 $N \times 40ms$ 의 해당하는 량의 데이터가 그대로 차례대로 CPU군이 있는 시스템의 입력으로 들어간다.




그림 3. WCDMA의 UTRAN의 변조 동작시간분포




그림 6. Multi-CPU의 병렬 배치




그림 4. WCDMA의 UE의 복조 동작시간분포




그림 7. Multi-CPU의 직렬 배치




그림 5. 구성된 WCDMA SDR의 BER 성능

이렇게 들어간 데이터는 첫 번째 CPU에서 40ms씩 처리된 후 다음 CPU로 넘어가게 된다. 물론 이 때의 처리된 데이터는 40ms에서 처리해야 하는 모든 변조과정이 완전히 처리된 것이 아닌 중간단계의 데이터이다. 그림 두 번째 CPU는 앞으로부터 받은 데이터를 다시 40ms동안만 처리하고 다시 다음 CPU로 미 처리된 데이터를 넘긴다. 그리고 나서 그 다음 40ms의 해당하는 데이터에 대해 같은 동작을 한다. 이때의 가장 큰 문제는 CPU간의

통신 문제이다. 즉 처리하던 데이터를 다음 CPU로 넘기는 과정에서 overhead가 얼마나 발생하는가도 중요한 문제이며, 데이터를 가공하는 중간에 넘기게 되는데 정확하게 일을 40ms 씩 분할하는 것도 풀어야 할 문제이다. 그림 7에 그 구성과 각 CPU가 처리하는 데이터의 해당 시간을 나타내었다. 앞선 Pentium 4의 결과를 적용해보면, demodulation에 130ms를 고려하여, N은 4가 된다. 전체적인 latency는 160ms가 발생하게 된다.

마지막 방법은 기능별로 CPU를 할당하는 방법으로 데이터 흐름 중에 버퍼가 필요한 부분이나, 그 외에 CPU의 구분을 위해 버퍼를 두고, 그 버퍼 사이에 있는 기능을 하나의 CPU에 할당하는 방법이다. 그림8에서 붉은 타원은 버퍼의 위치를 나타내는데 만약 이 경우처럼 3개의 CPU를 나열할 수 있다. 앞선 결과들은 각각에 기능블록마다 버퍼가 있었는데 이렇게 버퍼를 반드시 필요한 부분에만 위치시켜 메모리 액세스의 량을 줄이면 시간 단축의 효과도 볼 수가 있다. RRC(Root Raised Cosine filter)를 제외하고 생각하면, 크게 3개의 CPU로 버퍼의 위치로 분할된 영역을 할당할 수 있다. CPU1은 channel decoding, rate matching, 1st interleaving을 CPU2는 TrCH와 2nd interleaving, CPU3는 form, I/Q demuxing, spreading, gain, scrambling를 처리하게 되는데, 여기서 critical한 것은 영역은 descrambling이 있는 CPU3영역과 channel decoding이 있는 CPU1영역이다. 그림 9는 얼마나 요구 연산이 소수의 블록으로 편중되어 있는가를 Comparison, Multiplication, Addition, Read/Write의 네




그림 8. function flow의 CPU 할당

개의 동작으로 나누어 보여준다. 이 두 개의 critical한 영역은 차이가 있는데 CPU3의 경우 영역중 가장 시간을 많이 요구하는 descrambling은 40ms내에 처리가능하기 때문에 CPU3영역에 descrambling 전용 CPU를 할당하면 해결할 수 있지만, CPU1영역은 가장 큰 블록인 channel decoding 블록이 88ms를 소요하기 때문에 새로운 CPU를 할당하더라도, 실시간의 동작은 할 수 없다. 따라서 실시간 동작을 위해서는 channel decoding인 Turbo decoding을 세분화하여야 한다. Turbo decoder는 interleaver와 deinterleaver, 그리고 두 개의 Log-MAP decoder로 이루어져 있다. 이를 interleaver/deinterleaver를 CPU1에 할당하고, Log-MAP decoder는 새로운 CPU를 하나씩 할당하여 CPU1영역에 총 3개의 CPU를 할당하면 CPU1영역 또한 실시간이 가능하다. 결과적으로 6개의 CPU를 제시한 방법대로 할당하면, 전체적으로도 실시간 동작을 할 수 있다. 이 방법은 앞선 병렬과 직렬배치에 비해서 보다 많은 CPU가 필요한 단점이 있지만 latency를 줄일 수 있는 장점이 있다. 즉 이 방식은 한 영역을 40ms내 처리하기 때문에, 영역에 개수 만큼의 latency가 발생한다. 앞의 두가지 방식이 160ms의 latency가 있다면, 영역이 3개인 이 경우에는 120ms의 latency가 발생한다.

IV. 결론

지금까지 SDR의 개념과 그 발전방향에 대해 논하고,




그림 9. 각 기능블록의 요구 연산량

WCDMA 시스템을 SDR 측면에서 알아보았다. SDR은 소형과 고성능의 요구되는 특성으로 인해, SoC와 Multi-CPU의 방식의 결합 형태로 발전할 것이다. 제작한 WCDMA 시스템은 demodulation이 Pentium 4에서 실시간에 비해 3~4배의 시간이 요구되었으며, 본 논문에서는 그 해결책으로 여러 개의 CPU를 연결하여, 병렬 처리하는 방식을 제시하였는데, 병렬배치나, 직렬배치를 통해 복수개의 CPU를 이용하여 실시간 동작을 만족하도록 하는 방법과 영역을 나누어 CPU를 할당하는 방법 등도 알아보았다. 세 번째 방법에서는 앞선 두 가지보다 많은 CPU가 필요하지만, 두 가지 방법에서 문제시 되는 latency를 줄일 수가 있다.

참고 문헌

- [1] Taekyu Kim and Sin-Chong Park, "Software Implementation and performance Evaluation of WCDMA Physical Layer", IEEE Transaction on Consumer Electronics, Nov. 2001, Vol. 47, No. 4, 2001, pages 880-884
- [2] F Adachi, M. Sawahashi, H. Suda "Wideband DS-CDMA for Next Generation Mobile Communications Systems", IEEE. Comm. Magazine, Sep 1998, pp. 56-57
- [3] TSG RAN, "TS 25.211 v3.4.0", 3GPP, 2000.9, pp. 16-37
- [4] TSG RAN, "TS 25.212 v3.4.0", 3GPP, 2000.9, pp. 8-11
- [5] TSG RAN, "TS 25.213 v3.4.0", 3GPP, 2000.9, pp. 10-22
- [6] C. Mihalescu, X. Lagrange, "Soft Handover Analysis in Downlink UMTS WCDMA system", Mobile Multimedia Communications, 1999. (MoMuC '99) 1999 IEEE International Workshop on , 1999, pp. 279-280